高可靠性耗尽型功率半导体器件及其制造方法技术

本发明专利技术提供了一种高可靠性耗尽型功率半导体器件及其制造方法，该半导体器件包括：半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；依次位于所述外延层上的栅介质层和栅电极；位于所述栅电极两侧、所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；其中，所述栅介质层下方的外延层表面留有未注入第一掺杂类型离子的低浓度区。本发明专利技术能够减弱栅介质层的电场强度从而保证栅介质层工作在低应力条件下以提高器件可靠性。

【技术实现步骤摘要】

本专利技术涉及耗尽型功率半导体器件
，更具体的，涉及一种。
技术介绍
栅介质层的时变击穿(TDDB)是造成大多数栅控耗尽型功率半导体器件受到破坏的一个重要因素，为了避免栅介质层击穿以提高半导体器件的可靠性，在实际应用中一般会严格限制施加在栅电极上的栅电压，以保证栅介质层工作在低应力条件下。业界希望能突破栅控耗尽型功率半导体器件的上述限制。具体的，希望能从内在半导体器件性能出发，通过提出新的半导体器件结构以提高可靠性。
技术实现思路
本专利技术要解决的技术问题是提供一种，能够减弱栅介质层的电场强度从而保证栅介质层工作在低应力条件下以提高器件可靠性。为解决上述技术问题，本专利技术提供了一种高可靠性耗尽型功率半导体器件，包括半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；依次位于所述外延层上的栅介质层和栅电极；位于所述栅电极两侧、所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；其中，所述栅介质层下方的外延层表面留有未注入第一掺杂类型离子的低浓度区。根据本专利技术的一个实施例，所述低浓度区的宽度占所述栅电极两侧的阱区间距的109^50%。根据本专利技术的一个实施例，所述阱区的离子注入剂量Ql和所述反型层的离子注入剂量Q2被选择为lel3cm_2 ^ Ql ^ lel4cm_2，2el2cm_2彡Q2彡2el3cm_2，并且在满足耐压和阈值电压要求的取值范围内，Ql和Q2分别取各自范围的最大值。根据本专利技术的一个实施例，所述栅介质层的厚度为500.A 丨500Ao本专利技术还提供了一种高可靠性耗尽型功率半导体器件的制造方法，包括提供半导体衬底；在所述半导体衬底上形成第一掺杂类型的外延层；在所述外延层中形成第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反；在所述阱区的表面形成第一掺杂类型的反型层；以及在相邻阱区之间的外延层上依次形成栅介质层和栅电极，其中，所述反型层的注入掩膜具有遮挡部分，使得所述外延层的表面留有未注入第一掺杂类型离子的低浓度区，所述栅介质层位于所述低浓度区上方。根据本专利技术的一个实施例，所述低浓度区的宽度占所述栅电极两侧的阱区间距的109^50%。根据本专利技术的一个实施例，所述阱区的离子注入剂量Ql和所述反型层的离子注入剂量Q2被选择为lel3cm_2 ^ Ql ^ lel4cm_2，2el2cm_2彡Q2彡2el3cm_2，并且在满足耐压和阈值电压要求的取值范围内，Ql和Q2分别取各自范围的最大值。 根据本专利技术的一个实施例，所述栅介质层的厚度为500/V、i 500A。与现有技术相比，本专利技术具有以下优点本专利技术实施例的高可靠性耗尽型功率半导体器件中，栅介质层下方的外延层表面保留有未注入第一掺杂类型离子的低浓度区，换言之，在通过注入反型离子形成反型层时并不涉及该部分。注入反型离子的部分浓度得到加强，而未注入反型离子的部分浓度保持为原来浓度，从而形成一个横向的浓度梯度。浓度保持为原来浓度的部分电场强度较弱，使得栅介质层的电场强度也较弱，保证了栅介质层工作在低应力条件下从而有利于提高器件可靠性。此外，本实施例还提供了阱区注入剂量Ql和反型层注入剂量Q2的优选方案，以及栅介质层厚度的优选方案，有利于进一步提高器件的可靠性。附图说明图1A至图1C是本专利技术实施例的高可靠性耗尽型功率半导体器件的制造过程；图2-3是本专利技术第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方娃表面的杂质浓度分布图；图4-5是本专利技术第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下表面的电场强度分布图；图6-7是本专利技术第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方娃上表面的电场强度分布图；图8-9是本专利技术第二实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方娃表面的杂质浓度分布图；图10-11是本专利技术第二实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下表面的电场强度分布图；图12-13是本专利技术第二实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方娃上表面的电场强度分布图；图14-15是本专利技术第三实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下表面的电场强度分布图；图16-17是本专利技术第三实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方娃上表面的电场强度分布图；图18是本专利技术第四实施例中的高可靠性耗尽型功率半导体器件栅介质层下表面的电场强度分布图19是本专利技术第四实施例中的高可靠性耗尽型功率半导体器件栅介质层下方硅上表面的电场强度分布图。具体实施例方式下面结合具体实施例和附图对本专利技术作进一步说明，但不应以此限制本专利技术的保护范围。图1A至图1C示出了本实施例的高可靠性耗尽型功率半导体器件的制造方法中各步骤对应的剖面结构示意图，下面进行详细说明。参考图1A，提供半导体衬底1，在该半导体衬底I上形成第一掺杂类型的外延层2，在形成外延层2之后，还可以在外延层2上形成介质层5’。之后，在外延层2中形成第二掺杂类型的阱区3，更加具体而言，使用阱区注入掩膜7A对外延层2进行离子注入，注入的离子为第二掺杂类型，注入剂量为Q1。其中，第一掺杂类型和第二掺杂类型相反，分别为N型掺杂和P型掺杂。参考图1B，在阱区3的表面形成第一掺杂类型的反型层4A。更加具体而言，使用反型层注入掩膜7B对阱区3进行离子注入，注入的离子为第一掺杂类型，注入剂量为Q2。在对阱区3进行离子注入时，第一掺杂类型的离子还一并注入紧邻阱区3的外延层2中，使得紧邻阱区3的外延层2的表面部分的掺杂浓度加强，从而形成积累层4B。积累层4B的掺杂类型与外延层2相同，掺杂浓度大于外延层2的掺杂浓度。在离子注入之后，将介质层5’去除，去除方法例如可以是刻蚀。在本实施例中，反型层注入掩膜7B具有遮挡部分，使得外延层2的表面保留有未注入第一掺杂类型离子的低浓度区4C，后续形成的栅介质层和栅电极位于低浓度区4C上方。优选地，该低浓度区4C位于后续形成的栅介质层的正中间下方。在图1B中，将反型层注入掩膜7B的遮挡部分的宽度记为a，由于遮挡部分的遮挡作用形成的低浓度区4C的宽度记为b，由于掩膜图案在投影时可能存在比例缩放，因此宽度a和宽度b在数值上是未必相同的。参考图1C，在相邻阱区3之间的外延层2上依次形成栅介质层5和栅电极6。更加具体而言，在外延层2上形成栅介质层5，形成方法例如可以是热氧化法；之后在形成的栅介质层5上形成栅电极层，该栅电极层例如可以是多晶硅层；之后采用掩膜7C对栅介质层5和栅电极层进行刻蚀，形成图形化后的栅介质层5和栅电极6。其中，低浓度区4C位于栅介质层5和栅电极6下方,优选为位于栅介质层5的正中间下方。由于积累层4B中注入了第一掺杂类型离子，其掺杂浓度得到加强，而低浓度区4C的掺杂浓度保持为原来浓度，因此在积累层4B和低浓度区4C之间形成横向的浓度梯度，低浓度区4C处的电场强度较弱，使得在相同的栅电压条件下，栅介质层5的整体电场强度减弱。进一步地，在一个优选的实施例中，低浓度区4C的宽度b占栅电极6两侧的阱区3间距的10°/Γ50%，在该比例范围内，栅介质层5的电场强度减弱效果是较优的。另外，阱区3的离子注入剂量Ql本文档来自技高网...

【技术保护点】
一种高可靠性耗尽型功率半导体器件，包括：半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；依次位于所述外延层上的栅介质层和栅电极；位于所述栅电极两侧、所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；其特征在于，所述栅介质层下方的外延层表面留有未注入第一掺杂类型离子的低浓度区。

【技术特征摘要】
1.一种高可靠性耗尽型功率半导体器件，包括半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；依次位于所述外延层上的栅介质层和栅电极；位于所述栅电极两侧、所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；其特征在于，所述栅介质层下方的外延层表面留有未注入第一掺杂类型离子的低浓度区。2.根据权利要求1所述的高可靠性耗尽型功率半导体器件，其特征在于，所述低浓度区的宽度占所述栅电极两侧的阱区间距的109Γ50%。3.根据权利要求1或2所述的高可靠性耗尽型功率半导体器件，其特征在于，所述阱区的离子注入剂量Ql和所述反型层的离子注入剂量Q2被选择为lel3cm_2<Ql ( lel4cm_2， 2el2cm_2 ^ Q2 ^ 2el3cm_2，并且在满足耐压和阈值电压要求的取值范围内，Ql和Q2分别取各自范围的最大值。4.根据权利要求3所述的高可靠性耗尽型功率半导体器件，其特征在于，所述栅介质层的厚度为500A 1500A。5.根据权利要求1所述的高可靠性耗尽型功率半导体器件，其特征在于，所述栅介质层的厚度为500A 500A。...

【专利技术属性】
技术研发人员：叶俊，张邵华，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：