半导体晶片及其处理方法技术

本发明专利技术涉及半导体晶片及其处理方法。所述半导体晶片包括：在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。根据本发明专利技术的半导体晶片及其处理方法能够减少切片过程中所产生的碎屑或裂纹。

【技术实现步骤摘要】

本专利技术涉及，尤其涉及在钝化层中具有沟槽结构的。
技术介绍
在半导体器件的制造过程中，在诸如沉积、光刻和蚀刻的许多步骤之后，在半导体晶片上形成通过划片线(scribe lane)区域相互隔开的多个芯片(die)。图1是常规的半导体晶片的示意性俯视图。如图1所示，半导体晶片100包括其上沿行方向和列方向形成的多个芯片110，并且所述多个芯片110通过划片线区域120相互隔开。虽然作为示例图1中示出四个芯片110，但是芯片110的数量并不限于此。在沿划片线区域120进行切割以将所述多个芯片110相互分开之前，通常先在所述多个芯片110和划片线区域120上形成钝化层(passivation layer),以保护芯片110坐寸ο图2A和图2B是常规的半导体晶片的示意性截面图。如图2A和图2B所示，半导体晶片例如可在芯片区域中具有N阱205、P阱210、P+区域215、N+区域220、金属间电介质层225和235、金属层230和240、顶部金属层250等。另外，在经平坦化的顶部金属层250 之上形成 有钝化层260。并且，在钝化层260中通常进一步形成有焊垫(pad)窗口，以便在其中形成焊垫265或268。图2A和图2B的区别在于在图2A中，钝化层260仅包含一个钝化膜；而在图2B中，钝化层260包含两个钝化膜261和262，并且，在钝化膜261和262中的每一个中都形成有焊垫窗口。之后，例如通过使用旋转的刀片沿划片线区域120进行切割，以将所述多个芯片 110相互分开(参见图1)。本专利技术的专利技术人对以上的切片(die sawing)技术进行了深入研究，发现存在以下的问题。由于在刀片与半导体晶片之间存在机械应力，因此在切片过程中易于在芯片边缘处剥落掉碎屑(chipping)而导致裂纹。此现象在划片线区域的相交之处尤为明显。并且， 在粗糙的芯片边缘处的裂纹又易于扩展至芯片内部，从而导致芯片劣化或失效。
技术实现思路
鉴于以上问题中的至少一个方面提出本专利技术。本专利技术的一个方面的目的是提供一种，其能够减少切片过程中所产生的碎屑或裂纹。根据本专利技术的第一方面，提供一种半导体晶片，包括在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。可选地，在所述钝化层包含η个钝化膜的情况下，在从所述钝化层的顶部起的m个钝化膜中形成有所述沟槽结构，这里m和η是自然数，n ^ 2,1 ^ m ^ rio可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。可选地，被去除的所述钝化层的角部具有等腰直角三角形形状。可选地，所述钝化层的角部在被去除之前位于所述划片线区域之内。可选地，所述钝化层的角部在被去除之前覆盖相应芯片的角部。可选地，所述沟槽形成在所述划片线区域的中间。可选地，所述沟槽的宽度在ΙΟμπι至50μπι的范围内。 可选地，所述沟槽的宽度在25μπι至40μπι的范围内。可选地,在所述划片线区域中不具有伪(du_y)金属材料。可选地，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。根据本专利技术的第二方面，提供一种半导体晶片的处理方法，包括在所述半导体晶片上沿行方向和列方向形成多个芯片，所述多个芯片通过划片线区域相互隔开；在所述多个芯片和所述划片线区域上形成钝化层；以及在所述钝化层中形成沟槽结构，其中，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。可选地，当在所述钝化层中形成焊垫窗口的同时，在所述钝化层中形成所述沟槽结构。可选地，在所述钝化层包含η个钝化膜的情况下，在所述钝化层中形成沟槽结构包括在从所述钝化层的顶部起的m个钝化膜中形成所述沟槽结构，这里m和η是自然数， n2,1 < m < η。可选地，当在从所述钝化层的顶部起的m个钝化膜中的每一钝化膜中形成焊垫窗口的同时，在所述每一钝化膜中形成所述沟槽结构。可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。可选地，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。可选地，在形成所述沟槽结构之后，沿所述沟槽进行切割，以将所述多个芯片相互分开。可选地，被去除的所述钝化层的角部具有等腰直角三角形形状。可选地，所述钝化层的角部在被去除之前位于所述划片线区域之内。可选地，所述钝化层的角部在被去除之前覆盖相应芯片的角部。可选地，所述沟槽形成在所述划片线区域的中间。可选地，所述沟槽的宽度在ΙΟμπι至50μπι的范围内。可选地，所述沟槽的宽度在25μπι至40μπι的范围内。可选地，在所述划片线区域中不具有伪金属材料。可选地，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。本专利技术的优点之一是能够减少切片过程中所产生的碎屑或裂纹。附图说明被包含于说明书中并构成其一部分的附图示出本专利技术的实施例，并与描述一起用于解释本专利技术的原理。要注意的是，在附图中，为了便于描述，各个部分的尺寸可能并不是按照实际的比例关系绘制的。并且，相同或相似的附图标记在附图中表示相同或相似的部件。图1是常规的半导体晶片的示意性俯视图2A和图2B是常规的半导体晶片的示意性截面图3是示意性地示出根据本专利技术的半导体晶片的处理方法的流程图4A和图4B是根据本专利技术的沟槽结构的示意性俯视图。从参照附图对示例性实施例的以下详细描述，本专利技术的目的、特征和优点将变得明显。具体实施方式 下面参照附图详细描述本专利技术的示例性实施例。应注意，以下的描述在本质上仅是解释性和示例性的，决不作为对本专利技术及其应用或使用的任何限制。除非另外特别说明， 否则，在实施例中阐述的部件和步骤的相对布置、数字表达式和数值并不限制本专利技术的范围。另外，本领域技术人员已知的技术、方法和装置可能不被详细讨论，但在适当的情况下意在成为说明书的一部分。根据本专利技术，在钝化层中形成有沟槽结构，所述沟槽结构包括沿划片线区域形成的沟槽，并且在沟槽的交点处的钝化层的角部被去除。由于沿划片线区域形成有沟槽，因此在切片过程中刀片与半导体晶片之间的机械应力变小，这使得能够得到较光滑的芯片边缘并减少切片过程中所产生的碎屑或裂纹。此外，在沿划片线区域形成有沟槽的情况下，因为在沟槽的交点处的钝化层的角部将是尖锐的，所以其也易于导致碎屑或裂纹的产生。在本专利技术中，由于在沟槽的交点处的钝化层的角部被去除，因此能够进一步减少切片过程中所产生的碎屑或裂纹。图3是示意性地示出根据本专利技术的半导体晶片的处理方法的流程图(由以下的描述将理解，图3中的步骤310和320与现有技术中的那些步骤相似，因此以下还将参照图1、 图2A和图2B进行描述)。图4A和图4B是根据本专利技术的沟槽结构的示意性俯视图。下面参照附图详细描述本专利技术的示例性实施例。首先，在图3的步骤310中，在半导体晶片100上沿行方向和列方向本文档来自技高网...

【技术保护点】
一种半导体晶片，包括：在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及在所述多个芯片和所述划片线区域上形成的钝化层，其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。

【技术特征摘要】
1.一种半导体晶片，包括 在所述半导体晶片上沿行方向和列方向形成的多个芯片，所述多个芯片通过划片线区域相互隔开；以及 在所述多个芯片和所述划片线区域上形成的钝化层， 其中，在所述钝化层中形成有沟槽结构，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部被去除。2.根据权利要求1所述的半导体晶片，其中，在所述钝化层包含η个钝化膜的情况下，在从所述钝化层的顶部起的m个钝化膜中形成有所述沟槽结构，这里m和η是自然数，η > 2，I < m < η。3.根据权利要求2所述的半导体晶片，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小相同。4.根据权利要求2所述的半导体晶片，其中，在多个钝化膜中形成有所述沟槽结构的情况下，各钝化膜中的所述沟槽结构的大小从所述钝化层的顶部向下逐渐变小。5.根据权利要求1至4中任一项所述的半导体晶片，其中，被去除的所述钝化层的角部具有等腰直角三角形形状。6.根据权利要求1至4中任一项所述的半导体晶片，其中，所述钝化层的角部在被去除之前位于所述划片线区域之内。7.根据权利要求1至4中任一项所述的半导体晶片，其中，所述钝化层的角部在被去除之前覆盖相应芯片的角部。8.根据权利要求1至4中任一项所述的半导体晶片，其中，所述沟槽形成在所述划片线区域的中间。9.根据权利要求1至4中任一项所述的半导体晶片，其中，所述沟槽的宽度在10μ m至50 μ m的范围内ο10.根据权利要求9所述的半导体晶片，其中，所述沟槽的宽度在25μ m至40 μ m的范围内。11.根据权利要求1至4中任一项所述的半导体晶片，其中，在所述划片线区域中不具有伪金属材料。12.根据权利要求1至4中任一项所述的半导体晶片，其中，在所述划片线区域上的要设置监控图案的位置处不形成所述沟槽结构。13.一种半导体晶片的处理方法，包括 在所述半导体晶片上沿行方向和列方向形成多个芯片，所述多个芯片通过划片线区域相互隔开； 在所述多个芯片和所述划片线区域上形成钝化层；以及 在所述钝化层中形成沟槽结构，其中，所述沟槽结构包括沿所述划片线区域形成的沟槽，并且在所述沟槽的交点处的所述钝化层的角部...

【专利技术属性】
技术研发人员：宁先捷，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：