一种抗单粒子翻转的敏感放大器制造技术

本发明专利技术公开了一种抗单粒子翻转的敏感放大器，包括预充电电路、输入控制结构和锁存电路；预充电电路的输入端口分别连接预充电信号线和两条互补数据输入线，预充电电路分别将两条互补数据输入线与电源相连，并将两条互补数据输入线相连接，使互补数据输入线预充电平衡。与传统敏感放大器相比，本发明专利技术提供的一种抗单粒子翻转的敏感放大器，在实现敏感放大器功能的同时，具有抗单粒子翻转加固能力；根据TSMC?0.18um工艺模拟结果，本发明专利技术可以实现翻转阈值大于500MeV·cm2·mg-1。

【技术实现步骤摘要】

本专利技术属于集成电路
，涉及一种抗单粒子翻转的敏感放大器。
技术介绍
集成电路的关键尺寸随着工艺技术的不断发展而不断减小，使得结点临界电荷也随之减小，因此单粒子效应引起的软错误将更加显著。单粒子效应已经成为航空航天领域电子系统主要可靠性问题之一。为了保证航天器在太空辐射环境下的可靠性，必须对集成 电路采取抗辐照加固措施。作为存储单元数据读取的辅助电路敏感放大器，可能因单粒子翻转导致数据读取错误。故需要对敏感放大器进行单粒子翻转加固，提高系统的抗辐射能力。高性能的敏感放大器要求电压增益高，延迟时间短，电路结构简单。传统的敏感放大器分为三类差分型敏感放大器、交叉耦合型敏感放大器、锁存器型敏感放大器。但是这三类敏感放大器都没有抗单粒子翻转能力。
技术实现思路
本专利技术解决的问题在于提供一种抗单粒子翻转的敏感放大器，克服现有敏感放大器对单粒子翻转没有免疫能力的缺陷，可应用于抗辐射存储电路。本专利技术是通过以下技术方案来实现一种抗单粒子翻转的敏感放大器，包括预充电电路、输入控制结构和锁存电路；预充电电路的输入端口分别连接预充电信号线和两条互补数据输入线，预充电电路分别将两条互补数据输入线与电源相连，并将两条互补数据输入线相连接，使互补数据输入线预充电平衡；输入控制结构的输入端连接工作控制信号线，以及预充电电路的互补数据输入线的输出端；输入控制结构的输出端连接锁存电路的内部节点以及接地点；锁存电路包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器，锁存结构和反相器交叉设置，内部节点位于锁存结构、反相器的内部中；锁存电路的输出端分别连接两条互补数据输出线。所述的预充电电路包括三个PMOS管，其中两个PMOS管分别将两条互补数据输入线与电源相连，第三个PMOS管将两条互补数据输入线相连。所述的输入控制结构由多个POMS管和一个NMOS管组成，POMS管和NMOS管的栅极均与工作控制信号线相连；每个PMOS管的漏极分别与锁存电路内部节点之一相连，源极与两条互补数据输出线之一相连；NM0S管源极接地，漏极接锁存电路内部节点。所述的预充电电路包括三个PMOS管，其构成为第九PMOS管的栅极接预充电信号线，漏极接第一互补数据输入线，源极接第二互补数据输入线，衬底接电源；第十PMOS管的栅极接预充电信号线，漏极接第一互补数据输入线，源极与衬底接电源；第十一 PMOS管的栅极接预充电信号线，漏极接第二互补数据输入线BL#)，源极与衬底接电源。所述的输入控制结构包括四个POMS管和一个NMOS管，其构成为第五PMOS管的栅极接工作控制信号线，漏极接第一互补数据输出线，源极接第一互补数据输入线，衬底电源；第六PMOS管的栅极接工作控制信号线，漏极接内部节点Bb，源极接第二互补数据输入线，衬底接电源；第七PMOS管的栅极接工作控制信号线，漏极接内部节点B，源极接第一互补数据输入线，衬底接电源；第八PMOS管的栅极接工作控制信号线，漏极接第二互补数据输出线，源极接第二互补数据输入线，衬底接电源；第五NMOS管栅极接工作控制信号线，漏极接内部节点N，源极与衬底接地；锁存电路由四个POMS管和四个NMOS管，其构成为第一 PMOS管的栅极接第二互补数据输出线，漏极接第一互补数据输出线，源极和衬底接电源；第一 NMOS管的栅极接内部节点Bb，漏极接第一互补数据输出线0UT)，源极接内部节点N，衬底接地；第二 PMOS管P2)的栅极接第一互补数据输出线，漏极接内部节点Bb，源极和衬底接电源；第二 NMOS管的栅极接内部节点B，漏极接内部节点Bb，源极接内部节点N，衬底接地；第三PMOS管的栅极接内部节点Bb，漏极接内部节点B，源极与衬底接电源；第三NMOS管的栅极接第二互补数据输出线，漏极接内部节点B，源极接内部节点N，衬底接地；第四PMOS管的栅极接内部节点B，漏极接第二互补数据输出线，源极与衬底接电源；第四NMOS管的栅极接第一互补数据输出线，漏极接第二互补数据输出线，源极接内部节点N，衬底接地。在工作过程中，第五NMOS管导通，第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管关断；若内部节点Q和B电压为“1”，内部节点Bb和Qb电压为“0”，则第一 NM0S、第三NM0S、第二 PMOS和第四PMOS的漏极反偏；内部节点Q、B、Qb和Bb为敏感节点。所述内部节点Q发生为“0”时受离子辐射翻转后的恢复过程为当第一 NMOS的漏端受到高能粒子轰击时，内部节点Q处的电压被拉高，使存储的数据变化为“1”，造成第四匪OS管导通，第二 PMOS关断；第四NMOS管导通后，内部节点Qb处电压也被下拉，使其翻转；内部节点Q、Qb处同时翻转保持“I”和“0”的状态；而内部节点B和Bb处不会发生改变仍为“0”和“1”，使得第四PMOS管和第一 NMOS管导通，即内部节点Q和Qb处逐渐放电和充电，最终Q、Qb恢复到了原有的电位，数据翻转回“0”和“I” ；内部节点Q发生为“I”时受离子辐射翻转后的恢复过程为当第一 PMOS的漏端受到高能粒子轰击时，内部节点Q处的电压被拉低，使存储的数据变化为“0”，造成第四匪OS管关断，第二 PMOS导通；第四NMOS管关断后，内部节点Qb处于高阻状态，使数据保持“0”;第二 PMOS管导通后，内部节点Bb处的电位被拉高，发生翻转，数据变为“I”；内部节点Bb处的高电位使第三PMOS管关断，内部节点B点同内部节点Qb点一样处于高阻状态，保持“I”状态；而内部节点B点的高电位同时使第二NMOS管导通，吸收Bb点处的电荷；内部节点Qb点的低电位使第一 PMOS管导通，吸收内部节点Q点处的电荷，最终内部节点Q、Bb恢复到了原有的电位，数据翻转回“I”和“0”。内部节点Bb发生为“0”时受离子辐射翻转后的恢复过程为当第二 NMOS的漏端受到高能粒子轰击时，内部节点Bb处电位被拉高，发生翻转数据变为“1”，同时使第一 NMOS管导通，第三PMOS关断；第一匪OS管导通后，内部节点Q点电压被拉低，数据变为“0”，造成第四NMOS管关断，第二 PMOS导通；第四NMOS管关断后，内部节点Qb处于高阻状态，使数据保持“0”;第二 PMOS导通后，内部节点Bb处的电位被拉高，发生翻转，数据变为“I” ；内部节点Bb处的高电位使第三PMOS管关断，内部节点B点同内部节点Qb点一样处于高阻状态，保持“I”状态；而内部节点B点的高电位同时使第二 NMOS管导通，吸收Bb点处的电荷；内部节点Qb点的低电位使第一 PMOS管导通，吸收内部节点Q点处的电荷，最终内部节点Q、Bb恢复到了原有的电位，数据翻转回“I”和“0” ；内部节点Bb发生为“I”时受离子辐射翻转后的恢复过程为当第二 PMOS的漏端受到高能粒子轰击时，内部节点Bb处电位被拉低，发生翻转数据变为“0”，同时使第一 NMOS管关断，第三PMOS导通；第一 NMOS管导通后，内部节点Q点处于高阻态，保持低电位的数据“0” ；而第三PMOS导通后，内部节点B处的电位被拉高，数据变为“I” ;进而让第四PMOS管关断，内部节点Qb处于高阻态，数据保持为“I” ；内部节点Q和Qb点的数据不会发生改变仍为“0”和“1”，使得第二 PMOS管和第三NMOS管导本文档来自技高网...

【技术保护点】
一种抗单粒子翻转的敏感放大器，其特征在于，包括预充电电路（1）、输入控制结构（2）和锁存电路（3）；预充电电路的输入端口分别连接预充电信号线（EN）和两条互补数据输入线（BL、BL#），预充电电路分别将两条互补数据输入线与电源相连，并将两条互补数据输入线相连接，使互补数据输入线预充电平衡；输入控制结构的输入端连接工作控制信号线（SE），以及预充电电路的互补数据输入线的输出端；输入控制结构的输出端连接锁存电路的内部节点以及接地点；锁存电路包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器，锁存结构和反相器交叉设置，内部节点位于锁存结构、反相器的内部中；锁存电路的输出端分别连接两条互补数据输出线（OUT、OUT#）。

【技术特征摘要】
1.一种抗单粒子翻转的敏感放大器，其特征在于，包括预充电电路(I)、输入控制结构(2)和锁存电路(3)； 预充电电路的输入端口分别连接预充电信号线(EN)和两条互补数据输入线(BL、BL#)，预充电电路分别将两条互补数据输入线与电源相连，并将两条互补数据输入线相连接，使互补数据输入线预充电平衡； 输入控制结构的输入端连接工作控制信号线(SE)，以及预充电电路的互补数据输入线的输出端；输入控制结构的输出端连接锁存电路的内部节点以及接地点； 锁存电路包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器，锁存结构和反相器交叉设置，内部节点位于锁存结构、反相器的内部中；锁存电路的输出端分别连接两条互补数据输出线(OUT、OUT#)。2.如权利要求1所述的抗单粒子翻转的敏感放大器，其特征在于，所述的预充电电路(I)包括三个PMOS管，其中两个PMOS管分别将两条互补数据输入线与电源相连，第三个PMOS管将两条互补数据输入线相连。3.如权利要求1所述的抗单粒子翻转的敏感放大器，其特征在于，所述的输入控制结构(2)由多个POMS管和一个NMOS管组成，POMS管和NMOS管的栅极均与工作控制信号线(SE)相连；每个PMOS管的漏极分别与锁存电路内部节点之一相连，源极与两条互补数据输出线之一相连；NM0S管源极接地，漏极接锁存电路内部节点。4.如权利要求1所述的抗单粒子翻转的敏感放大器，其特征在于，所述的预充电电路(I)包括三个PMOS管，其构成为 第九PMOS管(P9)的栅极接预充电信号线(EN)，漏极接第一互补数据输入线(BL)，源极接第二互补数据输入线(BL#)，衬底接电源； 第十PMOS管(PlO)的栅极接预充电信号线(EN)，漏极接第一互补数据输入线(BL)，源极与衬底接电源； 第十一 PMOS管(Pll)的栅极接预充电信号线(EN)，漏极接第二互补数据输入线(BL#)，源极与衬底接电源。5.如权利要求1所述的抗单粒子翻转的敏感放大器，其特征在于，所述的输入控制结构(2)包括四个POMS管和一个NMOS管，其构成为 第五PMOS管(P5)的栅极接工作控制信号线(SE)，漏极接第一互补数据输出线(0UT)，源极接第一互补数据输入线(BL)，衬底电源； 第六PMOS管(P6)的栅极接工作控制信号线(SE)，漏极接内部节点Bb，源极接第二互补数据输入线(BL#)，衬底接电源； 第七PMOS管(P7)的栅极接工作控制信号线(SE)，漏极接内部节点B，源极接第一互补数据输入线(BL)，衬底接电源； 第八PMOS管(P8)的栅极接工作控制信号线(SE)，漏极接第二互补数据输出线(0UT#)，源极接第二互补数据输入线(BL#)，衬底接电源； 第五NMOS管(N5)栅极接工作控制信号线(SE)，漏极接内部节点N，源极与衬底接地； 锁存电路(3)由四个POMS管和四个NMOS管，其构成为 第一 PMOS管(Pl)的栅极接第二互补数据输出线(0UT#)，漏极接第一互补数据输出线(0UT)，源极和衬底接电源；第一 NMOS管(NI)的栅极接内部节点Bb，漏极接第一互补数据输出线(0UT)，源极接内部节点N，衬底接地；第二 PMOS管(P2)的栅极接第一互补数据输出线(0UT)，漏极接内部节点Bb，源极和衬底接电源；第二 NMOS管(N2 )的栅极接内部节点B，漏极接内部节点Bb，源极接内部节点N，衬底接地；第三PMOS管(P3)的栅极接内部节点Bb，漏极接内部节点B，源极与衬底接电源；第三NMOS管(N3)的栅极接第二互补数据输出线(0UT#)，漏极接内部节点B，源极接内部节点N，衬底接地；第四PMOS管(P4)的栅极接内部节点B，漏极接第二互补数据输出线(0UT#)，源极与衬底接电源；第四NMOS管(N4)的栅极接第一互补数据输出线(0UT)，漏极接第二互补数据输出线 (0UT#)，源极接内部节点N，衬底接地。6.如权利要求5所述的抗单粒子翻转的敏感放大器，其特征在于，在工作过程中，第五 NMOS管(N5 )导通，第五PMOS管(P5 )、第六PMOS管(P6 )、第七PMOS管(P7 )和第八PMOS管 (P8)关断;若内部节点Q和B电压为“1”，内部节点Bb和Qb电压为“0”，则第一 NMOS管 (NI)、第三NMOS管(N3)、第二 PMOS管(P2)和第四PMOS管(P4)的漏极反偏；内部节点Q、 B、Qb和Bb为敏感节点。7.如权利要求6所述的抗单粒子翻转的敏感放大器，其特征在于，内部节点Q发生为 “O”时受离子辐射翻转后的恢复过程为当第一 NMOS管(NI)的漏端受到高能粒子轰击时，内部节点Q处的电压被拉高，使存储的数据变化为“1”，造成第四NMOS管(N4)导通，第二 PMOS管(P2)关断；第四NMOS管(N4) 导通后，内部节点Qb处电压也被下拉，使其翻转；内部节点Q、Qb处同时翻转保持“I”和“O” 的状态；而内部节点B和Bb处不会发生改变仍为“O”和“1”，使得第四PMOS管(P4)和第一 NMOS管(NI)导通，即内部节点Q和Qb处逐渐放电和充电，最终Q、Qb恢复到了原有的电位，数据翻转回“O”和“I”；内部节点Q发生为“I”时受离子辐射翻转后的恢复过程为当第一 PMOS管(Pl)的漏端受到高能粒子轰击时，内部节点Q处的电压被拉低，使存储的数据变化为“O”，造成第四NMOS管(N4)关断，第二 PMOS管(P2)导通；第四NMOS管(N4) 关断后，内部节点Qb处于高阻状态，使数据保持“O” ;第二 PMOS管(P2)导通后，内部节点 Bb处的电位被拉高，发生翻转，数据变为“I” ；内部节点Bb处的高电位使第三PMOS管(P3) 关断，内部节点B点同内部节点Qb点一样处于高阻状态，保持“I”状态；而内部节点B点的高电位同时使第二 NMOS管(N2)管导通，吸收Bb点处的电荷；内部节点Qb点的低电位使第...

【专利技术属性】
技术研发人员：张国和，李剑雄，赵晨，姚思远，顾亦熹，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：