可扩展的片上网络制造技术

一种集成电路包括排列成阵列的计算节点；与计算节点互连的环面拓扑片上网络；以及在阵列的每一行或列的每个末端处并被插入到两个计算节点之间的网络链接的网络扩展单元。该扩展单元具有建立两个相应计算节点间的网络链接的连续性的普通模式，和将网络链接分成可从集成电路外部访问的两个独立片段的扩展模式。

【技术实现步骤摘要】

本专利技术涉及一种集成处理器阵列，其中处理器通过片上网络(NoCs)进行互连。本专利技术更特别地涉及一种处理器阵列结构，其具有开发工具可以在程序设计员的最小的帮助下适应阵列的处理器的数量的这种规律。
技术介绍
图1示意地示出一种在折叠环面拓扑的片上网络中包括排列成4X4的计算节点N的处理器阵列PA，如在美国专利申请第20110058569号中描述的。在阵列拓扑中，每个节点都通过点对点的双向链接连接到在同一行中的两个其它的节点和在同一列中的两个其它的节点。在环面拓扑中，阵列的节点在每一行和每一列中还以环形方式进行连接，以至于包括位于阵列边缘的节点的所有节点就它们的互连而言都具有相同的物理结构。在图1中描述的折叠拓扑中，每个节点(除非其置于阵列的边缘)都连接到行和列中相同距离的两个其它的节点，因此节点间的链接基本上具有相同的长度。每个节点N包括五路路由器，其管理与行和列中与下一节点的四个链接，其称作北、南、东、西链接，以及与处理单元的链接，例如通过共享总线互连的一群处理器。处理器阵列PA被制作为单独的集成电路。为了与外界通信，其包括插入到阵列边缘处的片上网络中的输入/输出IO单元。正如所示，这种IO单元可以被设置在每行或每列的两个末端处。更特别地，每个单元都插入到连接同一行或同一列的两个极端节点N的链接中。每个IO单元都具有管理两个与节点N的链接和一个与输入/输出接口的链接的三路路由器。输入/输出接口允许通过集成电路的金属垫与电路外部进行通信，旨在放入与印刷电路板或其它基板的传导轨道的接触。为了使对这样的处理器阵列的编程更容易，所有的计算节点N都具有相似的特性，允许开发工具在任何节点上以自动模式映射任务(map tasks)。为了达到这一目的，IO单元被设计为对片上网络的内部通信是透明的。美国专利申请第20110058569号也描述了一种对于内部通信而言通过IO单元的路由器减少等待时间的解决方案。为了在销售集成电路中标准化的目的，将在相对窄的范围内提供处理器阵列的尺寸。因此，由该范围内的最大阵列提供的计算能力对于更苛刻的应用来说可能是不够的。
技术实现思路
因此有必要提供比在范围内最大处理器阵列更多的可用的计算能力。一个必然的需要是在不改变已有的用于处理器阵列的开发工具的情况下增加计算能力。这些需要通过集成电路解决，该集成电路包括排列成阵列的计算节点；使得计算节点互连的环面拓扑片上网络；以及在阵列的每一行或列的每一末端上插入到两个计算节点之间的网络链接的网络扩展单元。扩展单元具有建立两个相应计算节点之间的网络链接连续性的普通模式，以及将网络链接分成可从集成电路外部访问的两个独立片段的扩展模式。根据实施例，网络链接包括并行总线，扩展单元包括用于片段的并行/串行转换器，该并行/串行转换器形成流出串行信道，用于在片段上并行存在的电路数据的第一外部端子上串行传送；和串行/并行转换器，该串行/并行转换器形成流入串行信道，用于在集成电路的第二外部端子上在片段数据串行到达后并行传送。根据实施例，集成电路包括位于行或列末端处的计算节点之间的链接中的输入/输出接口，并被配置为通过输入/输出端子与集成电路外部进行通信，其中扩展单元被配置为在扩展模式中，将所述输入/输出端子连接到所述片段。根据实施例，集成电路包括阵列同一边缘的扩展单元共有的负载均衡器，其被配置为在流出传送进行中的片段之间分配可用的流出串行信道。根据实施例，负载均衡器被配置为在每个流出串行传送的首标中插入来源片段的标识。根据实施例，负载均衡器被配置成解析每个流入串行传送的首标，并将相应的串行信道切换成首标中识别的片段。根据实施例，串行信道在分组中传送数据，并且包括用于存储分组等待传送的分组的队列，负载均衡器被配置为路由分组给具有最不满的队列的串行信道分组。附图说明下面通过描述本专利技术的特定实施例，本专利技术其它的优点和特征将更加明显，这些特定实施例仅为了示范目的并展示在附图中。图1是先前已描述的表示通过折叠环面拓扑的片上网络互连的处理器阵列。图2图示了由多个处理器阵列形成的巨型阵列(macro-array)。图3图示了巨型阵列的两个相邻阵列之间的理想互连，在保留拓扑的同时能够扩展网络。图4示出了网络扩展单元的一个实施例。图5示出了网络扩展单元的另一个实施例。具体实施例方式图2示出了一种用于当由单个处理器阵列以标准集成电路形式所提供的计算能力不够时增加可利用的计算能力的可能的解决方案。正如所示，将若干处理器阵列PA1、PA2......在基板上，如印刷电路板，组装成足够尺寸的巨型阵列以达到所需的计算能力。每个PA阵列都可以独立地进行编程和使用，但这涉及程序设计员在计算能力方面将任务分割成独立且平衡的子任务的努力的部分。操作系统也需要在阵列外部运行以在阵列之间分配子任务，而阵列通常被设计为运行它自己的操作系统，从而是自主的。为了避免这种复杂性，从开发工具的观点来看，将巨型阵列考虑为一个且唯一一个处理器阵列是理想的。为达到这个目的，优选的是所有PA阵列的计算节点在一起形成一个且唯--个网络。这个的一个可能的解决方案是通过其输入/输出接口将PA阵列相互连接，同时模仿两个相邻阵列接口之间的双向网络连接。然而，这样的模仿涉及额外的取决于形成巨型阵列的阵列尺寸和数量的软件复杂性。另外，这个解决方案可能要求输入/输出接口完全相同，还要求所有行和列的末端都适合这样的接口。在实践中，标准处理器阵列可能具有有限数量的输入/输出接口，并且这些接口可能是不相同的。图3示出了在折叠环面拓扑阵列的情景下的相同拓扑的两个相邻阵列PAl和PA2之间理想的连接类型，这种连接类型允许两个阵列的片上网络形成相同拓扑的单个网络。所示出的例子与通过阵列的行的网络扩展对应——应当注意的是同样的原理也适用于列。在阵列PAl的每一行中，最后两个节点N与它们的输入/输出单元IO的连接是断开的(如果在这个位置上没有IO单元，那么断开的是最后两个节点之间的连接)。相似地，在阵列PA2与之相应的行中，最开始两个节点N与它们的输入/输出单元IO的连接是断开的(如果在这个位置上没有IO单元，那么断开的是最开始两个节点之间的连接)。由此断开的内部连接(虚线所示)被外部链接Lel和Le2所代替，从而确保阵列PAl的行与阵列PA2相应的行的接合，同时形成与内部行的拓扑相同的扩展行。为达到这个目的，链接Lel将阵列PAl的行的倒数第二个节点连接到阵列PA2的行的第一个节点上，并且链接Le2将阵列PAl的行的最后一个节点连接到阵列PA2的行的第二个节点上。在实际的实施中，每个由此被外部链接“替代”的内部链接都被分成被使得能独立地从外部访问的两个片段。因此，在某些情况下，跨过输入/输出单元IO的、行的两个最末端节点之间的内部链接被分成分别通过外部链接Lel和Le2与相邻电路的相应片段连接的两个片段。注意到折叠环面拓扑尤其适合这种扩展。当然，阵列的每一行中被外部链接影响的两个节点恰巧是离边缘最近的节点。还注意到阵列PAl和PA2外面边缘的IO单元将不再使用。这与建立具有与单独阵列相同的拓扑的巨型阵列的希望是一致的，其中IO单元处于外围。因此，在扩展的列和行具有与单独的PA电路的行和列相同的折叠环面拓扑的配置中，将行和列扩展为跨过若干相邻的本文档来自技高网...

【技术保护点】
一种集成电路，包括：排列成阵列的计算节点；通过并行总线链接使得计算节点互连的环面拓扑片上网络；在阵列的每一行或列的每一端子处的、被插入到两个计算节点之间的总线中的网络扩展单元，所述扩展单元具有建立两个相应的所述计算节点之间的所述总线的连续性的普通模式和将所述总线分成两个独立的总线片段的扩展模式；一组并行/串行转换器，每个形成流出串行信道以在总线片段上并行存在的所述电路数据的第一外部端子上串行传送；一组串行/并行转换器，每个形成流入串行信道以在所述电路的第二外部端子上总线片段数据串行到达后并行传送；以及所述阵列同一边缘的所述扩展单元共有的负载均衡器，其被配置为在流出传送进行中的所述总线片段之间分配可用的流出串行信道。

【技术特征摘要】
2011.08.23 FR 11574711.一种集成电路，包括 排列成阵列的计算节点； 通过并行总线链接使得计算节点互连的环面拓扑片上网络； 在阵列的每一行或列的每一端子处的、被插入到两个计算节点之间的总线中的网络扩展单元，所述扩展单元具有建立两个相应的所述计算节点之间的所述总线的连续性的普通模式和将所述总线分成两个独立的总线片段的扩展模式； 一组并行/串行转换器，每个形成流出串行信道以在总线片段上并行存在的所述电路数据的第一外部端子上串行传送； 一组串行/并行转换器，每个形成流入串行信道以在所述电路的第二外部端子上总线片段数据串行到达后并行传送；以及 所述阵列同一边缘的所述扩展单元共有的负载均衡器，其被配置为在流出传送进行中的所述总线片段之间分配可用的流出串行信道。2.如权利要求1所述的集成电路，其中所述电路的所述端子在普通模式中与位于所述行或列的所述末端处的计算节点之间的链接上的输入/输出接口连接。3.如权利要求1所述的集成电路，其中所述负载均衡器被配置为在每个流出串行传送的首标中插入所述来源总线片段的标识符。4.如权利要求3所述的集成电路，其中所述负载均衡器被配置为解析每个流入的串行传送首标，并将所述相应的串行信道切换到所述首标中所识别的所述总线片段。5.如权利要求1所述的集成电路，其中所述串行信道通过分组传送数据，并且包括用于分组等待传送的队列，所述负载均衡器被配置为路由分组到具有最不满的队列的串行信道。6.一种集成电路包括 排列成阵列的计算节点； 使得所述计算节点互连的环面拓扑...

【专利技术属性】
技术研发人员：M·哈兰德，
申请(专利权)人：卡雷公司，
类型：发明
国别省市：