芯片封装结构及其制造方法技术

本发明专利技术为关于一种芯片封装结构及其制造方法。芯片封装结构包含：一第一芯片、一第二芯片及一转接元件。第一芯片具有复数个第一焊垫，第一焊垫形成于第一芯片的上表面；第二芯片具有复数个第二焊垫，第二焊垫形成于第二芯片的上表面，第一芯片与第二芯片并排，且第二芯片与第一芯片电性连接；转接元件设置于第一芯片的上表面上，并与第一芯片电性连接。借此，该芯片封装结构可具有较小的尺寸。

【技术实现步骤摘要】

本专利技术是关于一种封装结构及该封装结构的制造方法，更详细而言，本专利技术关于一种。
技术介绍
多芯片封装结构(Mult1-chip package, MCP)是将两个或两个以上的芯片整合在单一封装结构中，以实现芯片间紧密堆叠互连的封装，进而使系统运作速度极大化，为半导体封装业者积极发展的结构。公知的多芯片封装结构大多是将多个芯片垂直对齐堆叠、交错堆叠或是阶梯状堆叠等等，然后每一芯片借由引线键合方式(Wire bonding)与基板电性连接。日本专利公开号「特开平11-265975」所揭示的，即为此种公知的芯片封装结构。然而，由于芯片是垂直地堆叠，芯片封装结构的整体厚度势必会较厚。且当芯片堆叠的数目增加时，芯片与基板连接的焊线(金属引线)的数量便越多。为避免两焊线间有电性连接，焊线的弧度亦需增大，此举会增加了焊线引线键合的困难，且焊线较容易因为振动而产生应力集中现象而断裂。不仅如此，基板为了能与多条焊线及最底层的芯片连接，基板上表面的尺寸需增大，造成多芯片封装结构的整体宽度或长度也增加。有鉴于此，提供一种可改善至少一种上述缺失的，便成为业界亟需努力的目标。
技术实现思路
本专利技术的目的在于提供一种，该芯片封装结构可具有较小的尺寸。为达到上述目的，本专利技术所提供的芯片封装结构包含一第一芯片、一第二芯片及一转接元件。第一芯片具有复数个第一焊垫，第一焊垫形成于第一芯片的一上表面；第二芯片具有复数个第二焊垫，第二焊垫形成于第二芯片的一上表面，第一芯片与第二芯片并排， 且第二芯片与第一芯片电性连接；转接元件设置于第一芯片的上表面上，并与第一芯片电性连接。为达到上述目的，本专利技术所提供的芯片封装结构的制造方法包含提供一第一芯片，第一芯片具有复数个第一焊垫，这些第一焊垫形成于第一芯片的一上表面；提供一第二芯片，第二芯片具有复数个第二焊垫，这些第二焊垫形成于第二芯片的一上表面；将第一芯片与第二芯片并排，并电性连接第一芯片与第二芯片；以及放置一转接元件于第一芯片的上表面上，并电性连接转接元件与第一芯片及/或第二芯片。在参阅附图及随后描述的实施方式后，此
具有通常知识的技术人员便可了解本专利技术的其他目的，以及本专利技术的技术手段及实施方式。附图说明图1A为本专利技术的芯片封装结构的第一实施例的侧视图1B为本专利技术的芯片封装结构的第一实施例的另一方式的侧视图图2为本专利技术的芯片封装结构的第二实施例的侧视图3为本专利技术的芯片封装结构的第三实施例的侧视图4A为本专利技术的芯片封装结构的第四实施例的侧视图图4B为本专利技术的芯片封装结构的第四实施例的俯视图图5A为本专利技术的芯片封装结构的第五实施例的侧视图图5B为本专利技术的芯片封装结构的第五实施例的俯视图图5C为本专利技术的芯片封装结构的第五实施例的另一方式的侧视图；及图6为本专利技术的芯片封装结构的制造方法的流程图。具体实施方式请参阅图1A所示，为本专利技术的芯片封装结构的第一实施例的侧视图。芯片封装结构I包含一第一芯片11、一第二芯片12及一转接兀件13,以下将依序说明各兀件的
技术实现思路
。 第一芯片11具有复数个第一焊垫111，这些第一焊垫111形成于第一芯片11的一上表面112。第二芯片12具有复数个第二焊垫121，这些第二焊垫121形成于第二芯片12的一上表面122。第一芯片11与第二芯片12沿一第一方向X并排，且第一芯片11与第二芯片 12之间可包含一间距，以避免两者直接相接触。于其它实施例中，第一芯片11与第二芯片 12也可相接触，使得两者之间无间距。第一芯片11还进一步电性连接第二芯片12，使得第一芯片11可与第二芯片12相互传递电能(讯号或资料)。本实施例中，第一芯片11与第二芯片12的电性连接是通过引线键合(wire bonding)方式来实现。具体地说，芯片封装结构I另包含多个金属引线14，金属引线14的一端会焊接于第一芯片11的其中一个第一焊垫111上，而金属引线14的另一端则会焊接于其中一个第二焊垫121，借此导通第一芯片11与第二芯片12。为了节省金属引线14的长度，会选择最相接近的第一焊垫111及第二焊垫121，作为第一芯片11与第二芯片12电性连接的媒介。在其它实施例中，第一芯片11也可通过后述的转接元件13，间接地与第二芯片12 电性连接。第一芯片11及第二芯片12可为相同或不相同的芯片，在本实施例中，第一芯片11 为一存储器，而第二芯片12为控制该存储器的一控制芯片，且第一芯片11的一下表面的面积可大于第二芯片12的一下表面的面积。转接元件13具有复数个第三焊垫131，这些第三焊垫131形成于转接元件13的一上表面132。转接兀件13沿着一第二方向Y设置(堆叠)于第一芯片11的上表面112上, 该第二方向Y与第一方向X相交错，且较优地为相垂直。转接兀件13可为一电路板(例如陶瓷电路板、软性印 刷电路板等)、芯片等可传导电能的元件，且转接元件13之中或之上还可形成有天线、电容器、电感器等电子元件，以增加转接元件13的功能。转接元件13的长度(或宽度)可小于第一芯片11的长度(或宽度)，以使得转接元件13设置于第一芯片11上时，第一芯片11的部分的第一焊垫111不会被转接元件13遮盖。转接元件13还可电性连接第一芯片11及第二芯片12。转接元件13与第一芯片 11及第二芯片12的电性连接也可通过引线键合方式来实现。具体地说，上述第一焊垫111 的其中一个利用一条金属引线14来与转接元件13的上述第三焊垫131的其中一个电性连接，而上述第二焊垫121的其中一个也可利用另一条金属引线14来与上述第三焊垫131的其中一个电性连接。需说明的是，转接元件13与第一芯片11之间的电性连接方式也可借由其它方式来实现，例如借由倒晶(Flip chip)方式。具体地说，请参阅图1B所示，转接元件13的第三焊垫131还可形成于转接元件13的一下表面133上，且朝向第一芯片11的其中一个第一焊垫111。如此，转接元件13的其中一个第三焊垫131即可借由倒晶方式电性连接第一芯片11的其中一个第一焊垫111，使转接元件13与第一芯片11电性连接，再经由转接元件 13的上表面132的第三焊垫131与第二芯片12的第二焊垫121形成电性连接。在此一结构条件下，转接元件13将不须因为第一芯片11的第一焊垫111的位置而限制其尺寸，故可更加灵活的利用此转接元件13的特性，以减少引线键合的应用，并可大幅增加此结构在电性传递上的效率。本实施例的芯片封装结构I与公知的相比较，第一芯片11与第二芯片12并非堆叠设置，故芯片封装结构I的整体厚度可较小，以利于应用于薄型化的电子产品。再者，由于芯片封装结构I厚度减小，使得「第一芯片11与转接元件13之间」、「第二芯片12与转接元件13 之间」或「第一芯片11与第二芯片12之间」的金属引线14的弧度可因彼此间的引线键合距离缩短而进一步减少其引线键合的弧高。此外，芯片封装结构I可不需像公知般具有一个大于第一芯片11的底面积的基板，因此芯片封装结构I相较于公知技术而言， 可具有较小的尺寸(长度或宽度)。转接元件13还可作为第一芯片11与第二芯片12的电能传输的中继站。具体地说，若第一芯片11的最左边的第一焊垫111欲传递电能至第二芯片12的最左边的第二焊垫121时，该第一焊垫111可先将电本文档来自技高网...

【技术保护点】
一种芯片封装结构，包含：一第一芯片，具有复数个第一焊垫，所述第一焊垫形成于该第一芯片的一上表面；一第二芯片，具有复数个第二焊垫，所述第二焊垫形成于该第二芯片的一上表面，该第一芯片与该第二芯片并排，且该第二芯片与该第一芯片电性连接；以及一转接元件，设置于该第一芯片的该上表面上，并与该第一芯片电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林殿方，
申请(专利权)人：东琳精密股份有限公司，
类型：发明
国别省市：