铜互连线的形成方法技术

一种铜互连线的形成方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；在所述介质层上、所述开口侧壁和底部形成钴锰合金层；在所述开口内填充满金属铜层，形成铜互连线。所述钴锰合金层具有提高铜粘附性的和防止铜电迁移的双重特性，能够满足先进工艺要求。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件稳定性。 图1 图5为现有技术铜互连线形成方法的剖面结构示意图。参考图1，提供半导体衬底100，在所述半导体衬底100上形成有介质层101，所述介质层101中形成有开口 102，所述开口露出所述半导体衬底100。然后，参考图2，在所述半导体衬底100上形成覆盖所述介质层101表面和所述开口 102侧壁和底部的扩散阻挡层103。所述扩散阻挡层103材料为氮化钽和钽，所述扩散阻挡层103厚度为7 10纳米。参考图3,在所述半导体衬底100上形成铜籽晶层(Seed Layer) 104,所述铜籽晶层104覆盖所述扩散阻挡层103表面。所述铜籽晶层104的形成方法可以是化学气相沉积(CVD)或物理气相沉积(PVD)，铜籽晶层104的厚度为2 4纳米。参考图4，将所述半导体衬底100放入电镀设备中，在所述铜籽晶层104上电镀形成铜金属层105，所述铜金属层105填满所述开口 102(图3所示)并溢出覆盖在所述铜籽晶层104上。参考图5，进行化学机械研磨，去除溢出所述开口 102 (图3所示)的铜和部分所述扩散阻挡层103以及铜籽晶层104，形成铜互连线105a。更多关于请参考公开号为“US2006/0055060A1”的美国专利。现有铜互连线工艺，随着集成电路尺寸的持续减小，尤其半导体工艺进入亚微米领域后，为了使得电镀铜能够有良好的填充特性，要求铜互连结构中的扩散阻挡层、铜籽晶层的厚度非常薄。然而，如果将Ta/TaN扩散阻挡层和铜籽晶层的厚度做薄的话，又会使得铜的粘附性变差并且增加了电迁移的可能性，影响器件的稳定性。
技术实现思路
本专利技术解决的问题是提供一种，提高了铜的粘附性和抗电迁移的能力，增强了器件的稳定性。为解决上述问题，本专利技术提供一种，包括步骤提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口 ；在所述介质层上、所述开口侧壁和底部形成钴锰合金层；在所述开口内填充满金属铜层，形成铜互连线。可选的，所述钴锰合金层中钴的质量百分比为95% 99%、锰的质量百分比为1% 5%。可选的，所述钴锰合金层的厚度为I 3纳米。可选的，所述钴锰合金层的形成方法为物理气相沉积。 可选的，所述物理气相沉积为采用钴锰合金靶材溅射方法或钴靶材和锰靶材共溅射方法。可选的，所述钴锰合金层和介质层之间形成有扩散阻挡层。可选的，所述扩散阻挡层的材料选自钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。可选的，所述扩散阻挡层厚度为I 6纳米。可选的，形成所述扩散阻挡层的方法为物理气相沉积法或化学气相沉积。可选的，在所述开口内填充满金属铜层的步骤包括在所述钴锰合金层上形成金属铜层，并将金属铜层填充满开口 ；用化学机械研磨法研磨所述金属铜层至露出介质层。可选的，形成所述金属铜层的方法为电镀法。可选的，用化学机械研磨法研磨所述金属铜层至露出介质层步骤之前，还包括步骤对所述电镀有金属铜的半导体衬底进行退火工艺。可选的，所述退火工艺的温度为300 350摄氏度。可选的，所述退火工艺时间为3 5分钟。可选的，在形成介质层之前还包括步骤在所述半导体衬底上形成金属布线层。可选的，所述介质层内的开口露出部分所述金属布线层。可选的，在所述介质层上、所述开口侧壁和底部形成钴锰合金层步骤之前，还包括步骤对所述开口进行预清洗。可选的，所述预清洗方法为等离子体刻蚀工艺。可选的，所述等离子体刻蚀采用气体为氩气。与现有技术相比，本专利技术技术方案具有以下优点在形成金属铜层之前，先于开口内形成钴锰合金层，由所述钴锰合金层代替现有的扩散层和铜籽晶层，厚度比现有的扩散层和铜籽晶层总厚度薄。钴锰合金层中的钴具有提高铜粘附性、防止后续铜金属层扩散至介质层中的作用，而锰则具有防止铜电迁移的特性，因此所述钴锰合金层既能作为铜互连结构中的扩散阻挡层又能作为铜籽晶层。进一步，所述钴锰合金层的厚度为I 3纳米，小于现有扩散阻挡层厚度7 10纳米和铜籽晶层厚度2 4纳米的厚度总和，使后续金属铜层的填充能力增强。更进一步，所述钴锰合金层为一步沉积，相比现有技术扩散阻挡层和铜籽晶层两步沉积简化了工艺步骤，提高了效率。附图说明图1 图5为现有技术铜互连线形成方法的剖面结构示意图；图6为本专利技术铜互连线形成方法流程示意图；图7 图10为本专利技术铜互连线形成方法第一实施例剖面结构示意图11 图14为本专利技术铜互连线形成方法第二实施例剖面结构示意图。具体实施例方式专利技术人发现，现有铜互连线工艺，随着集成电路尺寸的持续减小，尤其半导体工艺进入亚微米领域后，为了使得电镀铜能够有良好的填充特性，要求铜互连结构中的扩散阻挡层、铜籽晶层的厚度非常薄。然而，如果将Ta/TaN扩散阻挡层和铜籽晶层的厚度做薄的话，又会使得铜的粘附性变差并且增加了电迁移的可能性，影响器件的稳定性。为解决上述问题，专利技术人经过不断研究，提出一种。参考图6为本专利技术的流程示意图。执行步骤S201，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中 形成有开口；执行步骤S202，在所述介质层上、所述开口侧壁和底部形成钴锰合金层；执行步骤S203，在所述开口内填充满金属铜层，形成铜互连线；图7 图10为本专利技术第一实施例剖面结构示意图。参考图7，提供半导体衬底300，在所述半导体衬底300上形成有介质层301，所述介质层301中形成有开口 302，所述开口 302露出所述半导体衬底300。在形成所述介质层301之前，在所述半导体衬底300上还形成有金属布线层(图中未示出)，所述开口 302露出部分所述金属布线层，所述露出部分的金属布线层用于与待形成的铜互连线相连。 所述半导体衬底300材料为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底300材料也可以是娃锗化合物或是绝缘体上娃(SOI, Silicon On Insulator)。所述介质层301是氧化硅、硼硅玻璃、磷硅玻璃，硼磷硅玻璃等的一种，本实施例所述介质层301采用的是氧化硅(SiO2)。所述开口 302的形成方法可以为采用旋转涂胶工艺，形成覆盖所述介质层302的光刻胶层；图形化所述光刻胶层；以图形化的所述光刻胶层为掩膜，刻蚀所述介质层301，直至露出所述半导体衬底300，形成开口 302。参考图8，采用沉积的方法形成覆盖所述介质层301表面、所述开口 302侧壁和底部的钴猛合金层304。沉积所述钴锰合金层304之前，可以对所述开口 302进行预清洗，所述预清洗的作用是去除开口 302内露出的部分所述金属布线层上的氧化物，提高金属布线层与铜互连线的电学性能。所述预清洗采用等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的气体为氩气。所述钴锰合金层304中钴的质量百分比为95% 99%、锰的本文档来自技高网...

【技术保护点】
一种铜互连线的形成方法，其特征在于，包括步骤：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；在所述介质层上、所述开口侧壁和底部形成钴锰合金层；在所述开口内填充满金属铜层，形成铜互连线。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭冰清，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：