本发明专利技术涉及3D闪存结构的蚀刻工艺。提供一种用于在等离子体处理腔室中在形成晶片上的堆叠的多个硅基双层上蚀刻特征的方法。使主蚀刻气体流入所述等离子体处理腔室中。使主蚀刻气体形成等离子体，同时提供第一压强。保持晶片温度低于20℃。当所述等离子体蚀刻穿所述多个硅基双层中的多个时，压强渐降到低于所述第一压强的第二压强。在所述多个双层中的第一多个被蚀刻后停止所述主蚀刻气体的流动。
【技术实现步骤摘要】
本专利技术涉及半导体器件的形成。更具体地，本专利技术涉及三维闪存结构半导体器件的形成。
技术介绍
在半导体晶片工艺中有时需要高深宽比的通孔。例如，在三维闪存存储器件中，在多个双层堆叠中形成通孔。该器件的一个实例为东芝BiCS (Bit Cost Scalable)。
技术实现思路
为了实现上述需求并且依照本专利技术的目的，提供一种在等离子体处理腔室中在晶片上形成堆叠的多个硅基双层上蚀刻特征的方法。使主蚀刻气体流入该等离子体处理腔室中。使该主蚀刻气体形成等离子体，同时提供第一压强。保持晶片温度低于20°C。当等离子体蚀刻穿所述多个硅基双层中的多个时，渐变(ramp)所述压强到低于所述第一压强的第二压强。在所述多个双层中的第一多个蚀刻后停止所述主蚀刻气体的流动。在本专利技术的另一呈现形式中，提供一种用于在等离子体处理腔室中在晶片上形成堆叠的多个硅基双层上蚀刻特征的方法。使主蚀刻气体流入等离子体处理腔室，所述主蚀刻气体包括碳氟化合物和NF3。使所述主蚀刻气体形成等离子体，同时提供在30毫托到60 毫托之间的第一压强。保持晶片温度低于10°C。当等离子体蚀刻穿所述多个硅基双层中的多个时，渐变所述压强到低于该第一压强的第二压强。在所述多个双层中的第一个多个蚀刻后停止所述主蚀刻气体的流动。下面在本专利技术的详细描述中并且结合下面的附图对本专利技术的这些以及其它特征进行更加详细的说明。附图说明在附图的图中通过举例说明而非限制的方式阐释了本专利技术，其中相似的附图标记指代相似的元件，并且在附图中图I为可用于本专利技术的实施例的高级流程图。图2A-C为按照本专利技术的实施例形成的存储器堆叠的截面示意图。图3为可用于实现本专利技术的等离子体处理腔室的示意图。图4为计算机系统的示意图，其中，所述计算机系统适于执行本专利技术实施例中使用的控制器。图5为在两种压强下蚀刻速率-蚀刻深度曲线图。具体实施方式现在将参照如附图中图示出的几个优选实施例对本专利技术进行详细的说明。在下面的说明中，为了提供对本专利技术的全面理解，阐述了多个具体的细节。然而，本领域技术人员显而易见的是，可不通过这些具体细节中的一些或全部来实现本专利技术。在其它实例中，为了避免不必要地混淆本专利技术，未对公知的工艺步骤和/或结构进行详细的说明。蚀刻高深宽比的孔需要侧壁保护以保证⑶控制和避免弯曲的和底切的轮廓。但是，过量的聚合物会导致轮廓封口(pinch off)和蚀刻停止。在高深宽比时，由于视角狭窄导致反应物到达蚀刻表面的数量显著减少。离子更可能与蚀刻副产物或孔内蚀刻物或者孔的侧壁碰撞而失去其能量，使蚀刻速率减慢。这被称为深宽比影响蚀刻(ASDE)。增加离子能量可以帮助保持离子的方向性且避免在侧壁上损失太多能量，但是却要损失掩膜选择比。提高TCP也提供更多的蚀刻剂物质、离子和中性物。但是增加TCP并不会系统地增加蚀刻速率，因为蚀刻速率受到扩散到孔中反应物的限制。为了利于理解，图I示出了可用于本专利技术的实施例的工艺的高级流程图，该工艺在硅基双层堆叠中形成高深宽比的通孔。使掩膜在晶片上的多个硅基双层堆叠的上方形成 (步骤104)。主蚀刻处理通过使主蚀刻气体流入放置晶片的等离子体处理腔室开始进行(步骤112)。保持晶片温度低于20°C (步骤116)。随着多个双层的一部分被蚀刻，渐降压强到小于第一压强的第二压强(步骤120)。主蚀刻气体停止流动(步骤124)。接着使过蚀刻气体流入到所述等离子体处理腔室进行过蚀刻处理(步骤128)。该过蚀刻气体比主蚀刻气体具聚合性。提高晶片温度(步骤132)。降低所述腔室的压强(步骤136)。由过蚀刻气体形成等离子体(步骤140)，该等离子体完成对所述多个双层的蚀刻。停止过蚀刻气体(步骤 144)。示例在实施本专利技术的实例中，在形成晶片衬底上的堆叠的多个硅基双层中蚀刻形成高深宽比的通孔。每个双层优选厚度为20-40纳米。在所述多个双层上形成掩膜(步骤104)。 图2A所示的是掩膜204形成在制成晶片212上的存储器堆叠208的多个双层上的剖面示意图。在该实施例中，所述多个双层的每个双层是通过将氧化硅(SiO)层216置于多晶硅层220下形成。在该实施例中，掩膜204是不定形碳。可在堆叠208和晶片212之间设置诸如蚀刻停止层等的一层或者多层，或者可将晶片212作为抵达(landing)层。可在存储堆叠208和掩膜204之间设置一层或者多层。晶片212可放置在处理工具中以实行后续步骤。图3示意性地示出了依照本专利技术的一个实施例可用于执行蚀刻硅晶片的工艺的等离子体处理系统300的示例。等离子体处理系统300包括等离子体反应器302，等离子体反应器302中设有等离子体处理腔室304。 通过匹配网络308调谐的等离子体功率源306将功率供给至位于功率窗312附近的TCP线圈310，通过提供电感耦合功率以在等离子体处理腔室304中形成等离子体314。TCP线圈 (上部功率源)310可配置为在处理腔室304内生成均匀扩散轮廓。例如，TCP线圈310可被配置为在等离子体314中产生螺旋管形功率分布。设置功率窗312以将TCP线圈310与等离子体腔室304分离，同时容许能量从TCP线圈310传递至等离子体腔室304。由匹配网络 318调谐的晶片偏压功率源316向电极320提供功率以在由电极320支撑的晶片322上设定偏压。控制器324设定用于等离子体功率源306和晶片偏压功率源316的点。等离子体功率源306和晶片偏压功率源316可配置为运行于特定无线电频率，诸如例如13. 56MHz、27MHZ、2MHZ、400kHZ、或它们的组合。为了获得期望的工艺性能，等离子体功率源306和晶片偏压功率源316可以适当地调整大小以供给一定范围的功率。例如，在本专利技术的一个实施例中，等离子体功率源306可以供给范围从300瓦至10000瓦的功率， 并且晶片偏压功率源316可以供给范围从10伏至1000伏的偏压。另外，TCP线圈310和/ 或电极320可由两个以上的分线圈或分电极构成，这些分线圈或分电极可由单个功率源提供功率或由多个功率源提供功率。如图3所示，等离子体处理系统300还包括气体源/气体供给机构330。气体源包括主蚀刻气体源332、过蚀刻气体源334以及任选地额外气体源336。所述主蚀刻气体源与所述过蚀刻气体源可以有某些相同的组分。在这种情况下，用提供主蚀刻气体和过蚀刻气体的多种组分的气体源代替单独的主蚀刻气体源和过蚀刻气体源，这将在下文描述。气体源332、334和336通过诸如喷头340等气体入口与处理腔室304流体连接。气体入口可以位于腔室304中的任意有利位置处，并且可具有任何用于灌入气体的形式。然而，优选的是，气体入口可配置为生成“可调的”气体灌入轮廓，这使得可对流到处理腔室304中的多个区的气体的各个流进行单独调节。处理气体和副产物经由压强控制阀342和泵344从腔室304移除，压强控制阀342和泵344还用于在等离子体处理腔室304内保持特定压强。气体源/气体供给机构330由控制器324控制。由Lam Research Corporation提供的Kiyo 系统可用于实现本专利技术的实施例。所述处理腔室优选带有ACME (Yt层)涂层的氧化铝涂层表面。图4是示出计算机系统400的高级框图，计算机系统本文档来自技高网...
【技术保护点】
一种用于在等离子体处理腔室中在形成晶片上的堆叠的多个硅基双层上蚀刻特征的方法，所述方法包括：使主蚀刻气体流入所述等离子体处理腔室中；使所述主蚀刻气体形成等离子体，同时提供第一压强；保持晶片温度低于20℃；当等离子体蚀刻穿所述多个硅基双层中的多个时，使所述压强渐变到低于所述第一压强的第二压强；以及在所述多个双层中的第一多个蚀刻后停止所述主蚀刻气体的流动。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：安妮·勒·古耶，杰弗里·R·林达，石川靖史，阳子·山口·亚当斯，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。