一种复位时间可调的复位电路制造技术

技术编号:8388621 阅读:219 留言:0更新日期:2013-03-07 17:59
本发明专利技术公开了一种复位时间可调的复位电路,包括源极与电源相连的PMOS管,所述PMOS管的漏极分别与一端接地的电容器以及反相器串联构成的放大电路相连,所述放大电路的输出端与外电路相连,所述PMOS管的栅极与分压电路的输出端相连,所述分压电路输入一端与电源相连,输入另一端与开关管相连,所述开关管与放大电路的输出端相连。本发明专利技术通过调整分压电路两电阻的阻值比例,对PMOS管栅极所加电压进行调整,从而实现复位时间的可调,以适应不同的复位时间要求的电路;采用电流对电流的充电方式,可以减小PMOS管的尺寸,降低芯片成本。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域,具体涉及一种复位电路。
技术介绍
在集成电路的设计中,为了保证整个电路所有状态的确定性,需要对内部电路进行复位,复位电路是集成电路必不可少的组成部分;在复位电路的设计中,需要有足够长的复位时间来确保内部电路都能复位。一般的复位电路通过一个用PMOS管对电容器进行充电,利用电容器的两端电压不能突变的原理,上电时电容器的电压为零,电源通过PMOS管对电容器充电的时间就是复位时间,要保证复位时间足够长,需要增大电容器或增大PMOS管形成的电阻,会导致芯片成本提高,同时由于制造工艺的不确定性,电容器和PMOS 管随工艺变化较大,会导致芯片的复位时间不稳定,影响芯片的工作效率。
技术实现思路
本专利技术要解决的问题是提供一种复位时间可调的复位电路,可以解决现有技术延长复位电路的复位时间会导致芯片成本提高以及复位时间不稳定的问题。本专利技术通过以下技术方案实现 一种复位时间可调的复位电路,包括源极与电源相连的PMOS管,所述PMOS管的漏极分别与一端接地的电容器以及反相器串联构成的放大电路相连,所述放大电路的输出端与外电路相连,所述PMOS管的栅极与分压电路的输出端相连,所述分压电路输入一端与电源相连,输入另一端与开关管相连,所述开关管与放大电路的输出端相连。本专利技术的进一步方案是,分压电路由A电阻和B电阻串联构成,所述A电阻的一端与电源相连,所述B电阻的一端与开关管相连,所述A电阻和B电阻的相连点与PMOS管的栅极相连。本专利技术的进一步方案是,所述开关管为增强型NMOS管,所述增强型NMOS管的漏极与B电阻的一端相连,源极接地,栅极与放大电路的输出端相连。本专利技术与现有技术相比的优点在于 一、通过调整分压电路两电阻的阻值比例,对PMOS管栅极所加电压进行调整,从而实现复位时间的可调,以适应不同的复位时间要求的电路; 二、采用电流对电流的充电方式,可以减小PMOS管的尺寸,降低芯片成本。附图说明图I为现有技术的复位电路的电路结构图。图2为本专利技术所述的复位时间可调的复位电路的电路结构图。具体实施例方式如图I所示的现有技术的复位电路,包括源极与电源6相连的PMOS管1,所述PMOS管I的漏极分别与一端接地的电容器2以及反相器3、4、5串联构成的放大电路相连,所述放大电路的输出端7与外电路相连,所述PMOS管I的栅极接地。如图I所示的复位电路,只有通过加大电容器或者增加PMOS管的电阻值,会造成芯片成本的提高,还会因为制造工艺的不确定性造成复位时间不稳定。如图2所示的复位时间可调的复位电路的电路结构图,与图I相比的区别在于PMOS管I的栅极与由A电阻8和B电阻9串联构成的分压电路的输出端相连,所述A电阻8的一端与电源6相连,所述B电阻9的一端与开关管10相连,所述开关管10与放大电路的输出端7相连。 如图2所示的开关管相连10相连为增强型NMOS管,所述增强型NMOS管的漏极与B电阻相连9相连的一端相连,源极接地,栅极与放大电路的反相器相连5相连输出端相连。A电阻8和B电阻9组成的分压电路给PMOS管I提供偏置电压,产生一个偏置电流,偏置电压越高,偏置电流越小,对电容器充电的时间越长,形成的复位时间越长;改变A电阻8和B电阻9的阻值比例,可以调整PMOS管I的偏置电压,从而实现不同的复位时间;NMOS管10可以保证复位结束后,A电阻8和B电阻9的电流通路断开,降低芯片的功耗,延长芯片的使用寿命。权利要求1.一种复位时间可调的复位电路,包括源极与电源(6)相连的PMOS管(I ),所述PMOS管(I)的漏极分别与一端接地的电容器(2)以及反相器(3、4、5)串联构成的放大电路相连,所述放大电路的输出端(7)与外电路相连,其特征在于所述PMOS管(I)的栅极与分压电路的输出端相连,所述分压电路输入一端与电源(6)相连,输入另一端与开关管(10)相连,所述开关管(10)与放大电路的输出端(7)相连。2.如权利要求I所述的复位时间可调的复位电路,其特征在于所述分压电路由A电阻(8)和B电阻(9)串联构成,所述A电阻(8)的一端与电源(6)相连,所述B电阻(9)的一端与开关管(10)相连,所述A电阻(8)和B电阻(9)的相连点与PMOS管(I)的栅极相连。3.如权利要求I或2所述的复位时间可调的复位电路,其特征在于所述开关管(10)为增强型NMOS管,所述增强型NMOS管的漏极与B电阻(9)的一端相连,源极接地,栅极与放大电路的反相器(5)输出端相连。全文摘要本专利技术公开了一种复位时间可调的复位电路,包括源极与电源相连的PMOS管,所述PMOS管的漏极分别与一端接地的电容器以及反相器串联构成的放大电路相连,所述放大电路的输出端与外电路相连,所述PMOS管的栅极与分压电路的输出端相连,所述分压电路输入一端与电源相连,输入另一端与开关管相连,所述开关管与放大电路的输出端相连。本专利技术通过调整分压电路两电阻的阻值比例,对PMOS管栅极所加电压进行调整,从而实现复位时间的可调,以适应不同的复位时间要求的电路;采用电流对电流的充电方式,可以减小PMOS管的尺寸,降低芯片成本。文档编号H03K17/22GK102957407SQ20121047609公开日2013年3月6日 申请日期2012年11月22日 优先权日2012年11月22日专利技术者谢卫国 申请人:江苏格立特电子有限公司本文档来自技高网...

【技术保护点】
一种复位时间可调的复位电路,包括源极与电源(6)相连的PMOS管(1),所述PMOS管(1)的漏极分别与一端接地的电容器(2)以及反相器(3、4、5)串联构成的放大电路相连,所述放大电路的输出端(7)与外电路相连,其特征在于:所述PMOS管(1)的栅极与分压电路的输出端相连,所述分压电路输入一端与电源(6)相连,输入另一端与开关管(10)相连,所述开关管(10)与放大电路的输出端(7)相连。

【技术特征摘要】

【专利技术属性】
技术研发人员:谢卫国
申请(专利权)人:江苏格立特电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1