集成电路制造技术

公开了一种集成电路。具体而言，公开了一种包括D类放大器的集成电路，D类放大器用于放大在输入端子处的输入信号。D类放大器在操作模式与测试模式之间可切换，在操作模式中，比较器(4)直接耦合到输出级(5)，在测试模式中，比较器(4)经由采样器(15)耦合到输出级(5)并且输出级(5)经由反馈网络耦合到输入端子，借此输入信号的数字表示在采样器(15)的输出处可用。

【技术实现步骤摘要】

本专利技术涉及一种包括D类放大器的集成电路和一种测试这样的集成电路的方法，该D类放大器用于放大在输入端子处的输入信号。
技术介绍
D类放大器普遍在消费者、汽车和移动应用中用作扬声器驱动器。在多数D类放大器中，使用输入信号的某一形式的脉宽调制(PWM)。可以通过比较输入信号与三角波参考信号来生成PWM信号。通常，参考信号的频率比输入信号的频率高得多(例如约350kHz或者8Xfs，其中仁是音频信号的采样频率(例如44. IkHz))。·理想地，PWM信号的频谱不含调制信号的谐波，这意味着它可以在失真方面视为理想。许多D类放大器使用积分反馈回路以提供电源抑制和输出级中的切换误差的校正。·在移动应用中，可以假定多数音频源为数字的，而音频信号本质是模拟的。这意味着在音频源与扬声器之间某处必须执行数模(D/A)转换。由于音频D/A转换器通常运用噪声整形，所以数模转换器(DAC)与闭环D类放大器的组合需要专用架构以避免将带外量化噪声互调回到音频频带中。在图I中示出了一个例子。在这一例子中，通过将常见数字格式(例如I2S或者DSD)的输入信号转换成数字PWM信号(在图I中表示为dpwm)而在数字域(未示出)中执行PWM生成。dpwm信号的重要性质在于它是同步信号(即信号的边沿与在高得多的频率(例如2048 Xfs)下运行的系统时钟同步)。一位DACl将dpwm信号转换成向第一积分器2的虚拟接地中注入的模拟电流IDPWM。由于输入信号已经是PWM格式，所以无需时钟参考。第一积分器2与第二积分器3—起形成二阶低通滤波器。来自第一积分器2和第二积分器3的输出馈给比较器4的非反相输入和反相输入，该比较器生成用于驱动输出级5的信号(在图I中表不为comp)。在零调制的情况下，comp信号是dpwm输入信号的延迟版本。当施加正调制时，comp信号的占空比大于dpwm信号的占空比。另一方面，当施加负调制时，comp信号的占空比少于dpwm信号的占空比。反馈回路的一个效果在于扩张dpwm输入信号的调制。因而comp信号是异步信号(即comp信号的边沿不再与系统时钟同步)。向输出级中直接馈给comp信号，该输出级以很小延迟并且在更高功率水平再现信号。虽然输出信号Vpwm看来是数字的，但是它实质上是模拟的。经由反馈电阻器6向第一积分器2的输入反馈代表输出信号Vpwm的反馈电流，并且由包括电感器7和电容器8的滤波器从PWM信号恢复音频信号Vo。这一音频信号Vo驱动负载9 (例如扬声器)。包括这样的D类放大器的集成电路被大批量生产，并且为了确保每个产品的质量，工业上在晶片上(即在将晶片切分成个别电路并且封装之前)测试它们。用包括可编程信号生成器和电源生成器、电压和电流计以及数字接口的专用测试设备完成工业测试。用针状探针接触个别产品，这些针状探针精确布置于所谓的探针卡中以确切匹配产品的键合开口的位置。对于音频放大器，测试包括多个关键规格项目(比如失真(THD)、噪声(SNR)、电源抑制(PSR)、增益和偏移)。为了实现音频测量，必须在测试设置中添加一些外部硬件。对于典型D类桥放大器，附加硬件由用于每个放大器的低通滤波器(LPF)和精确模数转换器(ADC)构成。用于受测试的D类放大器的输入信号由专用测试设备生成，并且向LPF和ADC馈给来自D类放大器的输出信号。向专用测试设备反馈ADC的数字输出用于分析。在称为操纵器(handler)的电路板上组装LPF和ADC，该电路板也包含探针卡并且用作在受测试的放大器与专用测试设备之间的接口。工业测试的成本是总产品价格的重要部分并且与为了完成测试而花费的总时间成比例。为了加速测试时间，并行测试放大器是有利的。当并行或者多部位测试时，用单个探针卡接触多个放大器。然而操纵器上的空间量有限。在一些情况下，这意味着为了进行音频测量而需要的外部硬件实际上是可以并行测试的部位数目的限制因素。另一问题涉及测量质量。工业测试环境相当有噪声，这使得难以执行灵敏的测试。·
技术实现思路
根据本专利技术的第一方面，提供一种包括D类放大器的集成电路，D类放大器用于放大在输入端子处的输入信号，D类放大器在操作模式与测试模式之间可切换,在操作模式中，比较器直接耦合到输出级，在测试模式中，比较器经由采样器耦合到输出级并且输出级经由反馈网络耦合到输入端子，借此输出信号的数字表示在采样器的输出处可用。本专利技术利用在图I中所示放大器的PWM控制回路与连续时间Σ Δ模数转换器(ADC)之间的相似性。在图2中示出了这样的ADC的框图。这由低通连续时间回路滤波器10、继而为二进制量化器11 (即比较器)并且最终为将输出信号与如下时钟同步的采样器12构成，该时钟以过采样率OSR乘以输入信号的尼奎斯特采样频率fs运行。通过用DAC13向输入反馈数字输出信号来闭合回路。加法器14将DAC13的模拟输出加到模拟输入信号。在图I的PWM反馈回路与这一 ADC之间的主要不同在于，用采样器12 (在这一情况下为D型触发器)时钟控制量化器11的输出，该采样器12产生回路的数字输出信号，该数字输出信号然后由DAC13反馈到输入。因此，通过提供在操作模式(在该模式中有效地旁路采样器(即比较器直接耦合到输出级))与测试模式(在该模式中采样器耦合于比较器与输出级之间)之间可切换的放大器，PWM控制回路可以被重新配置作为二阶Σ AADC0因此可以以很少的成本将适合于进行音频测量的ADC与D类放大器集成，并且在操纵器上不再需要这样的ADC。这减少操纵器的成本并且克服上文讨论的在操纵器上提供多个并行ADC通道的问题。另外，减轻了测试环境中的噪声影响。采样器将通常是D型触发器。通常，输出级是切换输出级。通常,输出级f禹合到输出端子。在一个优选实施例中，该集成电路还可以包括输入模数转换器(ADC)，其具有耦合到输入端子的输出。在这一实施例中，采样器的输出可以耦合到输入DAC的输入，并且输出级可以经由开关耦合到接地端子。采样器的输出通常经由可以是反相缓冲器的缓冲器耦合到输入DAC的输入。通常，该集成电路还包括在输入端子与比较器之间的低通滤波器。低通滤波器通常是二阶低通滤波器。通常，反馈网络是从输出级耦合到输入端子的电阻器。采样器通常由在过采样频率运行的时钟驱动。集成电路还可以包括数字信号处理器(DSP)，用于接收在采样器的输出处的数字表示并且根据预定测试协议分析接收的数字表示。根据本专利技术的第二方面，提供一种测试根据本专利技术第一方面的集成电路的方法，该方法包括将集成电路切换到测试模式；将测试信号耦合到输入端子；接收在采样器的输出处的数字表示；以及根据预定测试协议分析输出信号。 预定测试协议通常包括分析信噪比(SNR)、总谐波失真(THD)和电源抑制(PSR)。根据预定测试协议分析输出信号可以由集成于集成电路上的DSP执行。附图说明现在将参照以下附图具体描述本专利技术的例子图I示出了现有技术的D类放大器电路；图2示出了 Σ Λ模数转换器的框图；图3示出了根据本专利技术的第一实施例；以及图4示出了根据本专利技术的第二实施例。具体实施例方式在图3中，示出了根据本专利技术的D类放大器的电路。这与图I的电路相似，但是也包括米样器15 (在这一,清况下为D类锁存器)和切换电路(未不出)。切换电路通过在操作模式本文档来自技高网...

【技术保护点】
一种包括D类放大器的集成电路，所述D类放大器用于放大在输入端子处的输入信号，所述D类放大器在操作模式与测试模式之间可切换，在所述操作模式中，比较器(4)直接耦合到输出级(5)，在所述测试模式中，所述比较器(4)经由采样器(15)耦合到所述输出级(5)并且所述输出级(5)经由反馈网络耦合到所述输入端子，借此所述输入信号的数字表示在所述采样器(15)的输出处可用。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M·贝尔库特，L·L·A·H·多佩尔，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：