半导体组件堆栈结构测试方法技术

本发明专利技术提供一种半导体组件堆栈结构测试方法。此方法包含的步骤有：提供有多个测试接点的测试底板与探针卡、提供设置于测试底板上的基板及和多个半导体组件、自前述多个半导体组件中取出一个半导体组件，固接于基板上，使其与基板电性连接，接着继续取出另一个半导体组件，固接于前一个半导体组件之上，并使后取出的半导体组件的与前一个半导体组件电性连接、再将探针卡接触后取出的半导体组件进行电性测试，重复堆栈固接半导体组件及电性测试的步骤，直至所有半导体组件全部测试完毕，藉此可确保半导体组件间的电性连接的稳定性。

【技术实现步骤摘要】

本专利技术有关于一种，尤其是指一种用于直通硅穿孔(TSV)式半导体组件堆栈结构的测试方法。
技术介绍
现代科技产品中半导体组件的应用相当广泛，尤其是通讯、计算机、网络相关等电子设备中，半导体组件(例如芯片或晶圆)的存在是不可或缺的，而随着市场对这些电子产品的需求日益增加，如何快速、有效率的改良半导体组件生产工艺并提供足够供应市场需求的芯片是半导体厂商努力的目标。在半导体组件生产工艺中，为了确保所生产的半导体组件能正常使用，并进一步淘汰有问题的不良半导体组件，所以会在工艺中对半导体组件进行检测的动作，以确保半导体组件的良率。而现在一般半导体组件堆栈结构的生产工艺中，半导体组件在进行堆栈加工之前，会先测试各个半导体组件，确认所测试半导体组件的功能无误后，再加以堆栈加工，待所有半导体组件堆栈完毕后，再针对最终的堆栈结构进行测试，此检测方法虽能确保半导体组件在堆栈前状态无虞，然而由于现在半导体组件体积日趋缩小，因此半导体组件在堆栈加工的过程中，很可能因堆栈位置有误或其它种种原因，而造成堆栈后的半导体组件无法正常使用。同时，若是堆栈过程中有一片半导体组件与其它半导体组件在电性连结上有问题，则整个半导体组件堆栈结构功能就会受损，甚至可能完全无法使用，这种情形不但降低最终半导体组件封装结构的良率，更重要的是，虽然整个半导体组件堆栈结构功能无法正常执行，但仅是其中某一片半导体组件发生电性连接上的问题，而其它半导体组件在功能上还是好的，却必须将整个产品以低价出售甚至直接报废，而使得生产成本大幅增加。所以如何有效的确保半导体组件在逐一堆栈后还能正常使用，提升电子产品的良率以及减少正常半导体组件被归为废品的浪费，成为相关业界一直关注的议题。有鉴于此，如何针对上述习知半导体组件堆栈结构生产工艺中测试所存在的缺点进行研发改良，让使用者能够更方便使用且制作成本降到最低，实为相关业界所需努力研发的目标。
技术实现思路
为了解决上述现有技术不尽理想之处，本专利技术提供了一种。此种包含下列步骤(a)提供测试底板与探针卡，测试底板包含多个测试接点，探针卡包含多个探针，测试底板与探针卡分别连接至测试装置，以供发送及接收测试讯号；(b)提供基板，基板设置于测试底板上，且基板包含有多个第一接触点及第二接触点，多个第一接触点与多个第二接触点相应电性导通，多个第一接触点与测试底板的多个测试接点电性连接；(C)提供多个半导体组件，各半导体组件具有多个第一电性接点及多个第二电性接点，且多个第一电性接点与多个第二电性接点为对应电性导通，自多个半导体组件中取出一个半导体组件，将半导体组件固接于基板上，使半导体组件的多个第一电性接点与基板的多个第二接触点电性连接；(d)继续自多个半导体组件中取出另一个半导体组件，固接于前一个半导体组件上，并使后取出的半导体组件的多个第一电性接点与前一个半导体组件的第二电性接点电性连接；(e)将探针卡的多个探针接触后取出的半导体组件的多个第二电性接点，藉以对后取出的半导体组件进行电性测试；以及(f)重复前两个步骤，直至多个半导 体组件全部测试完毕。所述的，进一步包含在步骤(b)之后，将探针卡的多个探针接触基板的多个第二接触点，藉以对基板进行电性测试。所述的，进一步包含在步骤(d)之前，将探针卡的多个探针接触基板上的半导体组件的多个第二电性接点，藉以对半导体组件进行电性测试。所述的，其中各半导体组件的多个第一电性接点与多个第二电性接点是藉由直通娃穿孔电极(TSV, Through-Silicon Via)对应连接导通。所述的，其中测试底板的多个测试接点为全部导通。所述的，其中测试底板的电位为零参考电位。所述的，其中测试底板的多个测试接点为各自电性独立。本专利技术再提供了一种。此种包含下列步骤(a)提供测试底板与探针卡，测试底板包含多个测试接点，探针卡包含多个探针，测试底板与探针卡分别连接至测试装置，以供发送及接收测试讯号；(b)提供基板，基板包含有多个第一接触点及第二接触点，多个第一接触点与多个第二接触点相应电性导通，其中多个第一接触点用以供探针卡进行探触；(c)提供多个半导体组件，各半导体组件具有多个第一电性接点及多个第二电性接点，且多个第一电性接点与多个第二电性接点为对应电性导通，自多个半导体组件中取出一个半导体组件，将半导体组件固接于基板上，使半导体组件的多个第一电性接点与基板的多个第二接触点电性连接；(d)继续自多个半导体组件中取出另一个半导体组件，固接于前一个半导体组件上，并使后取出的半导体组件的多个第一电性接点与前一个半导体组件的第二电性接点电性连接；(e)将后取出的半导体组件的多个第二电性接点与测试底板的多个测试接点电性连接，并将探针卡的多个探针接触基板的多个第一接触点，藉以对后取出的半导体组件进行电性测试；以及(f)重复前两个步骤，直至多个半导体组件全部测试完毕。所述的，进一步包含在步骤(d)之前，将半导体组件的多个第二电性接点与测试底板的多个测试接点电性连接，并将探针卡的多个探针接触基板的多个第一接触点，藉以对半导体组件进行电性测试。所述的半导体组件堆栈结构测试方 法，其中各半导体组件的多个第一电性接点与多个第二电性接点是藉由直通娃穿孔电极(TSV, Through-Silicon Via)对应连接导通。所述的，其中测试底板的多个测试接点为全部导通。所述的，其中测试底板的多个测试接点为各自电性独立。因此，本专利技术的首要目的是提供一种，此种，在每堆栈一片半导体组件后，即可对堆栈的半导体组件进行电性测试，藉由此方法可确保半导体组件在堆栈后能有正常的电性讯号，避免堆栈时半导体组件受损或半导体组件间彼此接触不良而造成整个半导体组件堆栈结构无法正常传递讯号，进一步提升最终半导体封装结构的良率，提高生产产能。本专利技术次要目的是提供一种，此种，在每堆栈一片半导体组件后，即可对堆栈的半导体组件进行电性测试，藉由此方法可确保半导体组件在堆栈后能有正常的电性讯号，如在堆栈半导体组件的过程中，即发现电性讯号有异，即可立即停止堆栈工艺或进行修复或重工更换，如此便可避免将正常的半导体组件继续堆栈在有问题的半导体组件堆栈结构上，减少正常半导体组件浪费的机会，进而节省生产成本。本专利技术的再一目的是提供一种，此种，在每堆栈一片半导体组件后，即可对堆栈的半导体组件进行测试，此测试方法简单，无需提供复杂的测试信号，有效率的提升并改良半导体组件堆栈结构的制作流程。附图说明图I是根据本专利技术提出的第一较佳实施例，为一种工作流程图。图2A是根据本专利技术提出的第一较佳实施例，为一种测试底板与探针卡示意图。图2B是根据本专利技术提出的第一较佳实施例，为一种测试底板与基板结合示意图。图2C是根据本专利技术提出的第一较佳实施例，为一种半导体组件示意图。图2D是根据本专利技术提出的第一较佳实施例，为一种基板与半导体组件结合测试示意图。图2E是根据本专利技术提出的第一较佳实施例，为一种两层半导体组件堆栈结合测试示意图。图2F是根据本专利技术提出的第一较佳实施例，为一种四层半导体组件堆栈结合测试示意图。图2G是根据本专利技术提出的第一较佳实施例，为一种八层半导体组件堆栈结合测试示意图。图3是根据本专利技术提出的第二较佳实施例，为一种工作流程图。图4A是根据本专利技术提出的第二较佳实施例，为一种半导体组件与本文档来自技高网...

【技术保护点】
一种半导体组件堆栈结构测试方法，包含下列步骤：(a)提供一测试底板与一探针卡，所述测试底板包含多个测试接点，所述探针卡包含多个探针，所述测试底板与所述探针卡分别连接至一测试装置，以供发送及接收测试讯号；(b)提供一基板，所述基板设置于所述测试底板上，且所述基板包含有多个第一接触点及第二接触点，所述多个第一接触点与所述多个第二接触点相应电性导通，所述多个第一接触点与所述测试底板的所述多个测试接点电性连接；(c)提供多个半导体组件，各半导体组件具有多个第一电性接点及多个第二电性接点，且所述多个第一电性接点与所述多个第二电性接点为对应电性导通，自所述多个半导体组件中取出一个半导体组件，将所述半导体组件固接于所述基板上，使所述半导体组件的所述多个第一电性接点与所述基板的所述多个第二接触点电性连接；(d)继续自所述多个半导体组件中取出另一个半导体组件，固接于前一个半导体组件上，并使后取出的半导体组件的多个第一电性接点与前一个半导体组件的第二电性接点电性连接；(e)将所述探针卡的多个探针接触后取出的半导体组件的多个第二电性接点，藉以对后取出的半导体组件进行电性测试；以及(f)重复步骤(d)及步骤(e)，直至所述多个半导体组件全部测试完毕。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：易继铭，刘安鸿，黄祥铭，李宜璋，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：