沟槽晶体管的制造方法技术

本发明专利技术公开了一种沟槽晶体管的制造方法，通过在栅多晶硅顶部形成绝缘介质层、并用绝缘介质层为掩膜进行源极区域的刻蚀和源极注入，以及通过在绝缘介质层的侧面形成侧墙介质层、并用绝缘介质层和侧墙介质层为掩膜进行背栅接触区域的刻蚀和背栅注入，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种。
技术介绍
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多 的器件就显得尤为重要。现有纵向双扩散场效应晶体管(VDMOS)和现有绝缘栅双极晶体管(IGBT)的栅极都是形成于沟槽中，具有相似的正面结构，现有技术形成这些具有沟槽式栅极的沟槽晶体管的源极、背栅等工艺中都要用到各种相应的掩膜版。不同掩膜版之间的对准偏差，会使得器件尺寸无法按需求而缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。
技术实现思路
本专利技术所要解决的技术问题是提供一种，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。为解决上述技术问题，本专利技术提供的包括如下步骤步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满。步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所述栅多晶硅从所述沟槽的侧壁方向完全覆盖。步骤四、在所述绝缘介质层的侧面形成侧墙介质层。步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度大于所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触区和所述P型阱形成接触。步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为I. 0E13cm_3 I. 0E16cm_3 ；所述沟槽的深度为I μ m 5 μ m ;所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为500A 1500 Ao进一步的改进是，步骤二中所述栅多晶硅为沟槽晶体管的栅极，所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为I. 0E19cm_3 I. 0E21cm_3 ;所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2 μ m。进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度；所述源极注入的杂质为磷或砷、注入剂量为I. 0E14cm_2 I. 0E16cm_2,形成所述源极的结深度为O. 3 μ m O. 5 μ m。 进一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化娃，厚度为O. 5 μ m 2 μ m。进一步的改进是，步骤五中所述第二次刻蚀的深度为O. 5 μ m I μ m ;所述背栅注入杂质为硼或氟化硼，注入剂量为I. OEHcnT2 I. 0E16cnT2。进一步的改进是，所述沟槽晶体管为一种硅基器件，或者所述沟槽晶体管为一种化合物半导体器件。进一步的改进是，所述沟槽晶体管为纵向双扩散场效应晶体管；或者，所述沟槽晶体管为绝缘栅双极晶体管。本专利技术方法通过在栅多晶硅顶部形成绝缘介质层、并用绝缘介质层为掩膜进行源极区域的刻蚀和源极注入，以及通过在绝缘介质层的侧面形成侧墙介质层、并用绝缘介质层和侧墙介质层为掩膜进行背栅接触区域的刻蚀和背栅注入，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。上述正面工艺形成后，更换不同的背面工艺，采用本专利技术方法能制作出纵向双扩散场效应晶体管、绝缘栅双极晶体管等不同的沟槽晶体管。通过本专利技术方法的各种掺杂区域都能用硅基材料形成或用化合物半导体材料形成，分别形成硅基器件和化合物半导体器件。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图I是本专利技术实施例方法流程图；图2-图7是本专利技术实施例方法的各步骤中的器件结构示意图。具体实施例方式如图I所示，是本专利技术实施例方法流程图；如图2至图7所示是本专利技术实施例方法的各步骤中的器件结构示意图。本专利技术实施例包括如下步骤步骤一、如图2所示，在顶部形成有P型阱2的N型承压区I上形成沟槽，该沟槽穿过所述P型阱2并进入到所述N型承压区I中，在所述沟槽的底部和侧壁表面形成栅氧化层3。当沟槽晶体管为一种硅基器件时，所述N型承压区I为硅材料组成，如硅外延层、或直拉单晶硅、或区熔单晶硅等。或者，所述沟槽晶体管为一种化合物半导体器件时，所述N型承压区I为化合物半导体材料组成，如化合物半导体材料的外延层。所述N型承压区I的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm_3 1.0E16cm 3o所述沟槽的深度为I μ m 5 μ m。所述栅氧化层3采用热氧化工艺形成，所述栅氧化层3的厚度为500A 1500 L·步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进入所述P型阱2中但未将所述沟槽填满。在所述沟槽中再填入绝缘介质层5，所述绝缘介质层5位于所述栅多晶硅4的顶部并将所述沟槽完全填满。所述栅多晶硅4为沟槽晶体管的栅极，所述栅多晶硅4的掺杂杂质为磷或砷、掺杂杂质的体浓度为I. 0E19cm 3 I. 0E21cm 3。所述绝缘介质层5的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5μπι 2μ m0步骤三、如图4所示，以所述绝缘介质层5为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱2进行刻蚀，所述P型阱2被刻蚀掉部分厚度。采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱2的表面形成源极6，所述源极6下方的所述P型阱2被所述栅多晶硅4从所述沟槽的侧壁方向完全覆盖。被所述栅多晶硅4覆盖的所述P型阱2形成沟槽晶体管的沟道区。 所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层5的深度；所述源极注入的杂质为磷或砷、注入剂量为I. OEHcnT2 I. 0E16cnT2,形成所述源极6的结深度为O. 3 μ m O.5 μ m0步骤四、如图5所示，在所述绝缘介质层5的侧面形成侧墙介质层7。所述侧墙介质层7的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2 μ m。步骤五、如图6所示，以所述绝缘介质层5和所述侧墙介质层7为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极6或P型阱2进行刻蚀，所述第二次刻蚀的深度大于所述源极6的结深、也能够刻蚀掉部分所述源极6下方的所述P型阱2。所述第二次刻蚀的深度为O.5 μ m I μ m ;所述背栅注入杂质为硼或氟化硼，注入剂量为 I. 0E14cm本文档来自技高网...

【技术保护点】
一种沟槽晶体管的制造方法，其特征在于，包括如下步骤：步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层；步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满；步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所述栅多晶硅从所述沟槽的侧壁方向完全覆盖；步骤四、在所述绝缘介质层的侧面形成侧墙介质层；步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度大于所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触区和所述P型阱形成接触；步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩峰，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：