一种阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高显示装置的图像画质。本发明专利技术提供的阵列基板包括：基板、形成在所述基板上的多个薄膜晶体管；还包括：形成所述基板上位于基板与薄膜晶体管之间的缓冲层；其中，所述缓冲层为金属氧化物膜层。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法、显示装置。
技术介绍
在显示
,平板显示装置,如液晶显示器(Liquid Crystal Display, IXD)和有机电致发光显示器(Organic Light Emitting Display, 0LED),因其具有轻、薄、低功耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨率，以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地位。 目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。具体地，图像信号的延迟主要由基板上的栅极、栅极线，或数据线等信号电阻R和相关电容C決定。随着显示装置尺寸的不断増大，分辨率不断提高，驱动电路施加的信号频率也不断提高，图像信号的延迟越来越严重。在图像显示阶段，栅极线打开，像素充电，由于图像信号的延迟，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。降低栅极、栅极线，数据线等的电阻可以减小图像信号的延迟，改善图像的画质。目前，降低栅极线和数据线的电阻的方法为采用电阻较低的金属Cu制作栅极线和数据线。但是存在以下缺点Cu金属在基板上的附着力差需要形成ー层缓冲层，一般使用的缓冲层为钛Ti或者钛合金，由于钛金属难以刻蚀，在刻蚀的过程中，一般需要使用酸液HF，如果基板使用玻璃基板，HF会对玻璃基板造成一定程度的腐蚀，影响阵列基板的工作性能。另外，现有技术在制作阵列基板各膜层的过程中，首先通过一次构图エ艺，如镀膜、掩膜、曝光、显影、光刻刻蚀等过程形成包括缓冲层的图形，其次，在形成有所述缓冲层的基板上通过再一次构图エ艺，形成TFT各膜层的图形，构图エ艺较复杂，阵列基板的制作成本较高。
技术实现思路
本专利技术实施例提供一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高图像的画质。为实现上述目的，本专利技术实施例提供的阵列基板，包括基板、形成在所述基板上的多个薄膜晶体管；还包括形成在所述基板上位于所述基板与薄膜晶体管之间的缓冲层；其中，所述缓冲层为金属氧化物膜层。 较佳地，所述缓冲层为铟锡氧化物膜层或铟锌氧化物膜层。较佳地，所述阵列基板还包括像素电极和公共电极，像素电极设置于公共电极下方，所述缓冲层与所述像素电极同层设置。较佳地，所述公共电极与薄膜晶体管中的源漏极同层设置。较佳地，所述阵列基板还包括像素电极和公共电极，像素电极设置于公共电极上方，所述缓冲层与所述公共电极同层设置。较佳地，所述阵列基板还包括栅极线和数据线，所述缓冲层位于与所述栅极线、数据线，以及薄膜晶体管中至少之ー相对应的区域。较佳地，栅极线和数据线同层设置，与栅极线交叉处的数据线断开，通过过孔搭桥的方式连接。较佳地，薄膜晶体管的栅极绝缘层为双层或三层结构； 双层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化娃层；三层结构的薄膜晶体管，与栅极相接触的一层为氮化硅层，与半导体层相接触的一层为氧化娃层，氮化娃层和氧化娃层之间为氮氧化娃层。本专利技术实施例还提供一种显示装置，包括所述阵列基板。本专利技术实施例还提供一种阵列基板制作方法，包括在基板上形成包括缓冲层的图形；在形成有所述缓冲层的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形；所述栅极绝缘层位于所述栅极与半导体层之间，所述刻蚀阻挡层位于所述半导体层与源漏极之间；其中，所述缓冲层为金属氧化物膜层。较佳地，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为采用构图エ艺在形成有所述缓冲层的基板上形成包括栅极的图形；采用一次构图エ艺在形成有所述栅极图形的基板上形成包括栅极绝缘层和半导体层的图形；采用构图エ艺在形成有所述半导体层图形的基板上形成包括刻蚀阻挡层的图形；采用同一次构图エ艺在形成有刻蚀阻挡层图形的基板上形成包括源漏极的图形。较佳地，在形成有缓冲层图形的基板上形成包括栅极、源漏极和半导体层的图形；以及形成包括栅极绝缘层和刻蚀阻挡层的图形，具体为采用同一次构图エ艺在形成有缓冲层图形的基板上形成包括源漏极的图形；采用构图エ艺在形成有所述源漏极的基板上形成包括刻蚀阻挡层的图形；采用构图エ艺在形成有所述刻蚀阻挡层图形的基板上形成包括半导体层的图形；采用构图エ艺在形成有所述半导体层图形的基板上形成包括栅极绝缘层和栅极的图形。较佳地，在采用同一次构图エ艺形成包括所述缓冲层图形的同时，还形成包括像素电极的图形。较佳地，在采用同一次构图エ艺形成包括源漏极图形的同时，还形成包括公共电极的图形。较佳地，在形成所述栅极图形的同时，还包括形成栅极线和数据线的图形；采用构图エ艺在基板上形成缓冲层的图形，具体为采用构图エ艺在基板上形成与所述栅极、栅极线、数据线中至少之ー相对应的缓冲层图形。较佳地，在采用同一次构图エ艺形成包括所述缓冲层图形的同时，还形成包括公共电极的图形。具体为采用同一次构图エ艺在基板上同时形成包括缓冲层和公共电极的图形。本专利技术实施例提供的阵列基板，在形成TFT各膜层之前，在基板上形成金属氧化物缓冲层，提闻TFT中的金属I旲层在基板上的附着力，提闻阵列基板的工作性能，从而提闻 显示装置的图像画质。附图说明图1为本专利技术实施例提供的底栅型TFT阵列基板结构示意图；图2为本专利技术实施例提供的具有像素电极的阵列基板结构示意图；图3为本专利技术实施例提供的形成有栅极、栅极线，数据线和像素电极的阵列基板俯视不意图；图4为本专利技术实施例提供的具有公共电极的阵列基板结构示意图；图5为本专利技术实施例提供的顶栅型TFT阵列基板结构示意图；图6为本专利技术实施例提供的阵列基板制作方法整体流程示意图；图7为本专利技术实施例提供的底栅型TFT阵列基板的制作方法流程示意图；图8为本专利技术实施例提供的顶栅型TFT阵列基板的制作方法流程示意图；图9为本专利技术实施例提供的形成有缓冲层的底栅型TFT阵列基板俯视示意图；图10为包括多条栅极线和数据线的TFT阵列基板俯视示意图；图11为图9提供的TFT阵列基板上形成有半导体层图像的阵列基板结构示意图；图12为本专利技术实施例提供的刻蚀阻挡层上形成各接触过孔的阵列基板俯视示意图；图13为本专利技术实施例提供的形成有源极漏极和连接数据线的连接线的阵列基板俯视不意图。具体实施例方式本专利技术实施例提供了一种阵列基板及其制作方法、显示装置，用以提高阵列基板的工作性能，提高图像的画质。本专利技术实施例通过在阵列基板上形成TFT之前制作ー层金属氧化物缓冲层，用以提高TFT中的金属膜层在基板上的附着力；并且，该缓冲层可以为透明导电金属氧化物膜层。该缓冲层可以与像素电极或公共电极同层设置，且在同一次构图エ艺中形成，节约エ艺流程，降低阵列基板的成本。本专利技术实施例提供的阵列基板可以但不限于适用于扭曲向列型(TwistedNematic, TN)模式的液晶显示屏的阵列基板，或适用于ADS (ADvancedSuperDimension Switch,高级超维场转换技术)模式的液晶显示屏的阵列基板。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内本文档来自技高网...

【技术保护点】
一种阵列基板，包括：基板、形成在所述基板上的多个薄膜晶体管；其特征在于，还包括：形成在所述基板上位于所述基板与薄膜晶体管之间的缓冲层；其中，所述缓冲层为金属氧化物膜层。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘翔，王刚，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：