一种提升283系列DSP维护效率的装置制造方法及图纸

本实用新型专利技术提供提升283系列DSP维护效率的装置，包括与DSP连接的分频器和延时器；分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接，延时器的输出端与DSP的GPIO86/XA14和GPIO87/XA15管脚连接。时钟信号同时送给分频器和DSP，分频器对时钟信号的分频得到频率较低的时钟信号，并传给延时器；复位信号同时送给延时器和DSP，延时器使用该时钟信号对复位信号进行计数延时，然后将其输出给DSP的GPIO86/XA14和GPIO87/XA15管脚；延时器的延时时间内，操作人员完成仿真器与DSP之间的连接。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术应用于所有采用283系列DSP作为主控芯片的产品，具体涉及ー种提升283系列DSP维护效率的装置。
技术介绍
283系列DSP作为TI公司主推的32位高档CPU，其支持浮点运算，事件管理器和AD等模块较281系列有了较大改迸，更加适合广大编程人员，因而在各个行业得到了越来越广泛的应用。 与之前的DSP或者单片机相比，283系列DSP在加密和解密方面显得更加严谨。程序加密时，除了需要设置Flash密码外，还需要注意程序代码在DSP程序存储器区所放置的位置，否则CPU无法正常运行；加密后的程序升级维护吋，仅仅输入密码是无效的，必须更改启动模式，才能使用仿真器进行调试，这对生产厂家造成了诸多不便。为了解决该问题，大部分厂家采用的是拨码开关或者按钮，上电前将拨码开关或者按钮打到启动模式选择状态，维护结束后将其恢复到从FLASH启动状态，但是拨码开关和按钮都需要人工操作，并且需要在结构外壳上留出操作空间，这增加了结构和硬件设计难度，并且可能降低产品可靠性。283系列DSP中启动模式选择见表1 : mom _ cmmrxm^ f apsoKtXArj ^_!- J1jj1 D IIC·I 丨 p.nw!;ti*-Ic-JVI ! a 5；；[-I1 _ ；i'KMX _;jVt-1ci vcB.^-4 \y-yy i] >! 5 f c-1i.urf iaXhTf viei ^i5IπICi ΜΟ-.ζ. CI λ tiTf d.::! フ 1 [^I1レ巧qI y。 I " r- ..... c io ■i ^ζ 丨 1 i-1丨 qゆゆI 4;η Ie*；i ojr.p 1；;,;! 50Jj^I 1； e； -Kc； r-,yp_.；本技术要解决的技术问题是提供一种提升283系列DSP维护效率的装置。本技术为解决上述技术问题所采取的技术方案为一种提升283系列DSP维护效率的装置，其特征在于它包括与DSP连接的分频器和延时器；其中分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另ー个输出端与DSP的复位输入端连接，延时器的输出端同时与DSP的GPI086/XA14和GPI087/XA15管脚连接。按上述方案，所述的分频器和延时器通过复杂可编程逻辑器件实现。一种提升283系列DSP维护效率的方法，它包含以下步骤1)时钟信号同时送给分频器和DSP，分频器通过对时钟信号的分频，得到频率较低的时钟信号，并传给延时器；2)复位信号同时送给延时器和DSP，延时器使用该频率较低的时钟信号对复位信号进行计数延时，然后将其输出送给DSP的GPI086/XA14和GPI087/XA15管脚；所述延时器的延时时间内，操作人员完成仿真器与DSP之间的连接。按上述方案，所述的分频器和延时器通过复杂可编程逻辑器件实现；所述延时器的延时时间通过在复杂可编程逻辑器件修改延时器计数值来调整。按上述方案，所述的延时器的延时时间不大于1秒。本技术的有益效果为 1、系统上电后，在本技术装置控制下，延时器有延时，使得GPI086/XA14和GPI087/XA15两个管脚输入信号均为0，由表1得到DSP进入模式3(Branch to check bootmode);经过延时器的延时时间后，GPI086/XA14和GPI087/XA15两个管脚输入信号均为1，由表1得到DSP进入模式F (Jump to Flash);操作人员可在延时时间内完成仿真器与DSP之间的连接。整个过程完全自动，无需使用拨码开关或者按钮，无需在结构上留出位置，即简化了结构设计又降低了硬件成本。2、米用 CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)来实现分频器和延时器的功能，在试验选择合适的延时时间时，只需要修改CPLD程序中的延时器计数时间即可，方便快捷。3、本技术装置无需额定的硬件资源，无需手动操作，将解密过程简化为简单的密码输入过程，这样即不会造成程序泄密，又提高了程序维护效率，同时不会对硬件和结构造成影响，非常值得推广。附图说明图1为本技术一实施例的结构框图。图2为本技术一实施例的工作时序图。具体实施方式图1为本技术ー实施例的结构框图，本实施例装置包括与DSP连接的CPLD，CPLD中包含分频器和延时器；其中分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另ー个输出端与DSP的复位输入端连接，延时器的输出端同时与DSP的GPI086/XA14和GPI087/XA15管脚连接。复位信号RST和系统时钟信号CLK同时送给CPLD和DSP，在CPLD内部，首先是通过对时钟信号CLK的分频，得到频率较低的时钟信号，然后使用该频率较低的时钟信号对复位信号RST进行计数延时，将其输出送给DSP的管脚GPI086/XA14和GPI087/XA15，从而完成自动模式选择功能。图2为本技术一实施例的工作时序图，t0时刻，系统上电，DSP进入复位状态；tl时刻，DSP完成复位，DSP开始进入模式选择状态，由于此时管脚GPI086/XA14和GPI087/XA15受CPLD控制为低电平，DSP进入调试模式，此时DSP程序一直处于死循环查找启动模式状态，编程人员可以在tl-t2时间内完成仿真器的连接，可以通过仿真器控制程序的运行；t2时刻，管脚GPI086/XA14和GPI087/XA15受CPLD控制为高电平，保证CPU不插仿真器工作时，程序在t2时刻开始从DSP内部Flash启动。注意tl到t2之间的时间受到变频器上电缓冲的影响，时间不宣过长，否则会増大 上电缓冲电阻的应力，降低硬件可靠性，因此该时间选择为Is以内比较合适，也可以通过试验确定，该时间可以通过修改延时器进行变化。权利要求1.一种提升283系列DSP维护效率的装置，其特征在于它包括与DSP连接的分频器和延时器；其中分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接,延时器的输出端同时与DSP的GPI086/XA14 和 GPI087/XA15 管脚连接。2.根据权利要求I所述的提升283系列DSP维护效率的装置，其特征在于所述的分频器和延时器通过复杂可编程逻辑器件实现。专利摘要本技术提供提升283系列DSP维护效率的装置，包括与DSP连接的分频器和延时器；分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接，延时器的输出端与DSP的GPIO86/XA14和GPIO87/XA15管脚连接。时钟信号同时送给分频器和DSP，分频器对时钟信号的分频得到频率较低的时钟信号，并传给延时器；复位信号同时送给延时器和DSP，延时器使用该时钟信号对复位信号进行计数延时，然后将其输出给DSP的GPIO86/XA14和GPIO87/XA15管脚；延时器的延时时间内，操作人员完成仿真器与DSP之间的连接。文档编号G06F15/76GK202758350SQ20122040882公开日2013年2月27日 申请日期本文档来自技高网...

【技术保护点】
一种提升283系列DSP维护效率的装置，其特征在于：它包括与DSP连接的分频器和延时器；其中分频器的输入端与DSP的时钟输入端连接；延时器的一个输入端与分频器的输出端连接，另一个输出端与DSP的复位输入端连接，延时器的输出端同时与DSP的GPIO86/XA14和GPIO87/XA15管脚连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：康现伟，王胜勇，卢家斌，刘亮，李传涛，李四川，李海东，
申请(专利权)人：中冶南方武汉自动化有限公司，
类型：实用新型
国别省市：