一种高压互连结构，属于半导体功率器件技术领域。本发明专利技术用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。本发明专利技术提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本发明专利技术没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。
【技术实现步骤摘要】
本专利技术属于半导体功率器件
，涉及高压集成电路，尤其是高压集成电路中的高压互连结构。
技术介绍
高压集成电路已经在通信、电源管理、马达控制等领域取得巨大的发展，并将继续受到更广泛的关注。功率集成电路将高压器件与低压控制电路集成在一起带来一系列的好处的同时，对电路设计也带来严峻的挑战。 随着集成度的增高，以及更高的互连电压要求，具有高电位的高压互连线(Highvoltage Interconnect ion,简称HVI)在跨过横向双扩散金属氧化物半导体场效应晶体管LDMOS (Lateral Double-Diffused M0SFET)等高压器件与隔离区的表面局部区域时,会产生高低压互连线效应即会导致电力线局部集中，在器件的表面产生场致电荷，使表面电场急剧增大，严重影响器件的击穿电压。传统的高压互连电路常常使用浮空场板或厚氧化层等方法来屏蔽高压线对器件耐压的有害影响，但会产生工艺难度大、成本高的问题。
技术实现思路
本专利技术针对在高压互连电路中，高压金属互连线跨过高压功率器件或隔离区表面时，导致电力线局部集中，在器件表面产生感应电荷，使漂移区难以完全耗尽，造成器件击穿电压降低的技术问题，提供一种高压互连结构。本专利技术能够使高压功率器件表面电场不会过于集中，减小互连线对器件耐压的影响。与现有的各种高压互连的屏蔽技术相比，本专利技术没有引入降场层或场板等其他结构，因此在不增加工艺复杂性、不增加器件成本的情况下，能够实现高压集成电路电平位移结构的集成。本专利技术技术方案是一种高压互连结构，用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。下面通过高压互连线对η沟道LDMOS器件影响的分析说明本专利技术专利的原理。在具有高压互连线的LDMOS器件中，如图3所示，图中的高压互连金属线与器件硅表面的介质构成一个寄生MOS电容结构,其中高压互连金属线与器件娃表面分别充当电容的电极，期间为绝缘介质层。由于高压互连金属线往往和漏极相连，因此具有很高的电位，与靠近源极的器件表面之间的电压差会很大，因此在硅表面感应产生的负电荷(互连线相对器件表面带正电)将会很大。该场致电荷的存在，会抑制器件在漏端加高压的情况下N型漂移区的耗尽，致使器件在N型漂移区未完全耗尽时就发生了雪崩击穿，降低了器件的耐压。对于该寄生MOS电容，其电容值与互连线和器件表面的距离成反比，与互连线的宽度成正比。在本专利技术中，由于器件采用邦定线作为高压互连线，且邦定线距离器件表面有较大距离，通常可以达到几百个微米甚至更大，使得邦定线与器件表面之间的寄生电容会极大地降低，其引入的电荷量将较传统结构大大减小，降低了高压互连线对器件耐压的有害影响。本专利技术与传统高压互连结构相比，互连线对表面电场的影响明显降低，起到了有效的电场屏蔽的作用。综上所述，本专利技术提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本专利技术没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。附图说明图I所示为使用传统高压互连结构的高压集成电路。图2所示为使用本专利技术高压互连结构的高压集成电路。 图3所示为使用传统高压互连结构的η沟道LDMOS剖面图。图4所示为使用本专利技术高压互连结构的η沟道LDMOS剖面图。具体实施例方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供的高压互连结构，改变了传统功率器件的高压互连方式，使用邦定线作为器件的高压互连线，能够明显减小互连线对器件耐压的影响，从而使器件表面电场不会过于集中，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本专利技术没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。图I为使用传统高压互连结构的高压集成结构。其中I是基于逻辑地的低端电路，2是横向功率器件，3是横向功率器件的源栅极，4是高压结终端，5是基于浮动地的高端电路，6是高压互连金属线。对于这种传统结构中，高压互连金属线连接了横向功率器件2的高压端与基于浮动地的高端电路5，因此具有较高电位，当高压互连金属线跨过高压结终端表面时，会在器件表面产生场致电荷，导致低电位区域的电力线局部集中，抑制功率器件漂移区的耗尽，使器件在漂移区未完全耗尽时发生雪崩击穿，导致器件耐压严重降低。图2为使用本专利技术的电平位移电路中的高压集成结构。其中I是基于逻辑地的低端电路，2是横向功率器件，3是横向功率器件的源栅极，4是高压结终端，5是基于浮动地的高端电路，6是高压互连邦定线。由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。图3为使用传统高压互连结构的η沟道LDM0S。以N型沟道器件为例，其中I为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重掺杂区，6是漏极的N型杂质重掺杂区，7是源极，8是多晶硅栅极，9是漏极，10是栅氧化层，11是金属前绝缘介质层，12是高压互连金属线。图4为使用本专利技术高压互连结构的η沟道LDMOS组合使用。以N型沟道器件为例，其中I为P型衬底，2为N型杂质区，3是P型阱区，4、5分别是源极的P型杂质重掺杂区和N型杂质重惨杂区，6是漏极的N型杂质重惨杂区，7是源极，8是多晶娃栅极，9是漏极，10是栅氧化层，11是金属前绝缘介质层，13是邦定线与器件绝缘层之间的空气，14是高压互连邦定线。在本专利技术的高压集成结构中，使用邦定线作为器件的高压互连线，相比于传统结构，明显地增加了互连线与器件表面之间的距离，从而减小了二者之间的寄生电容值，从而有效地降低了器件表面产生的场致电荷量，使器件的漂移区可以正常耗尽，保护了器件的耐压。 综上所述，本专利技术提供了一种高压互连结构，与传统高压互连技术相比，使用邦定线作为器件的高压互连线，减小互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压。与现有的各种高压互连的屏蔽技术相比，本专利技术没有引入降场层 或场板等其他结构，从而不会增加工艺复杂性与器件成本。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡是本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。权利要求1.一种高压互连结构，用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。全文摘要一种高压互连结构，属于半导体功率器件
本专利技术用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。本专利技术提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统本文档来自技高网...
【技术保护点】
一种高压互连结构，用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。
【技术特征摘要】
【专利技术属性】
技术研发人员：乔明，张昕，许琬，李燕妃，周锌，吴文杰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。