新型PLB总线的ISA接口IP核制造技术

本实用新型专利技术涉及一种新型PLB总线的ISA接口IP核，其技术特点是：包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，PLB总线与CPU相连接。本实用新型专利技术通过ISA总线与上位机相连接并通过PLB总线与CPU相连接实现数据交互功能，具有控制逻辑简单、可靠性高、速度快、兼容性强以及易于扩展等特点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于移动机器人领域，尤其是一种新型PLB总线的ISA接口 IP核。
技术介绍
在移动机器人领域，通常使用PC104控制电机或传感器。由于PC104自身的设计特点，其不能直接控制电机，因此，在PC104和电机之间的信息交互需要一个中间环节，这就是接口板。目前，通常使用微控制器(MCU)模块作为接口板，即PC104+微控制器+电机(或传感器)的控制方式，这种控制方式存在的问题是1、MCU的编程语言主要为C语言，以软逻辑实现，它通过顺序执行指令来实现特定功能，避免不了速度低的缺点；2、MCU在同一时间只能处理一条指令的特点也影响了它的应用，其只能用于一些算法的设计及简单的控制。综上所述，采用PC104+微控制器+电机(或传感器)的控制方式在复杂逻辑控制、并行高速、接口板可再用和可升级方面，实现起来都非常困难。·
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种设计合理、控制逻辑简单、速度快以及可维护性好的新型PLB总线的ISA接口 IP核。本技术解决其技术问题是采取以下技术方案实现的一种新型PLB总线的ISA接口 IP核，包括译码器、双口 RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口 RAM相连接；寄存器阵列一端与ISA总线相连接，双口 RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互。而且，所述的译码器、双口 RAM、寄存器阵列、读写状态机、用户逻辑模块和逻辑判断模块嵌装在FPGA内。而且，在FPGA内还包括一个逻辑判断模块，该逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号I0CS16相连接，用于ISA总线16位数据处理的切换控制。而且，所述的读写状态机与ISA总线相连接的信号为IO读写信号、DMA控制信号和时钟信号。而且，所述的双口 RAM存储如下寄存器数据8个电机数据、4个编码器控制参数、2个传感器控制参数、8个电机状态数据、4个编码器数据和2个传感器数据。而且，所述的寄存器阵列存储控制相关寄存器；所述的控制相关寄存器包括如下寄存器开始执行电机命令端口寄存器、完成电机控制标志寄存器、中断控制寄存器和外部传感器控制端口寄存器。而且，所述的中断控制寄存器支持上位机控制单元和PLB核之间的双向中断信号。而且，所述的用户逻辑模块包括两个逻辑转换接口，一个逻辑转换接口用于双口RAM与CPU之间的数据寄存器的转换及传输，另一个逻辑转换接口用于寄存器阵列与CPU之间的控制相关寄存器的转换和传输。而且，所述的上位机控制单元为PC104主板，CPU为基于MicroBlaze软核的CPU。而且，所述的双口 RAM为异步时钟存储。本技术的优点和积极效果是I、本ISA接口 IP核有效地将译码器、读写状态机、双口 RAM、寄存器阵列及用户逻辑模块等集成在一起，一方面通过ISA总线与上位机控制单元PC104相连接，另一方面通过·PLB总线与CPU相连接，可以方便地在各种工艺与结构之间转移，能够对功能加以裁剪以符合特定的应用，可配置IP参数包括译码器地址范围可变、中断控制器用途可变，寄存器数量可变，使能或禁止功能块可变等，实现了可再用、可重定目标以及可配置功能。2、本ISA接口 IP核嵌入在FPGA内并通过PLB总线与MicroBlaze软核或其它符合PLB规范的软核相连接，具有运行速度快、占用资源少、可配置性强等优点，能够自动响应软件和硬件中断，进行异常处理，通过外加控制逻辑，可以扩展外部中断；还可以协助上位机控制单元完成对计算机外设运行状态实时收集、存储器读写任务，减轻了上位机控制单元的运行负担和资源消耗，提高系统性能。3、本ISA接口 IP核所提供ISA接口并与上位机PC104主板相连接，其优势在于PC104具有小尺寸、高可靠性、模块可自由扩展、低功耗、堆栈式连接(PC104系统在形式上采用了多个功能模块板进行互相堆栈的形式，并且占用空间非常小，功耗也比传统PC低得多。堆栈的形式带来了系统升级的便利性和系统高度的可靠性。)、开发周期短等特点。4、ISA总线具有可靠性高、可供应性以及兼容性强等特点，同时由于ISA总线快于许多与之相连的外围设备等，因此，其电路结构简单、便于实现。附图说明图I是本技术的电路框图及其应用连接示意图；图2是与本技术相连接的PC104采集传感器数据的处理流程图；图3是与本技术相连接的PC104控制电机的处理流程图；图4是与本技术相连接的CPU处理流程图。具体实施方式以下结合附图对本技术实施例做进一步详述一种新型PLB总线的ISA接口 IP核，如图I所示，包括译码器、双口 RAM、寄存器阵列、读写状态机、逻辑判断模块和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线同双口 RAM和寄存器阵列相连接；用户逻辑模块的一端同PLB总线相连接，用户逻辑模块的另一端通过双向数据线分别同双口 RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线的IO读写信号(I0R、I0W信号)、DMA控制信号(AEN信号)、时钟信号(CLK信号)相连接，读写状态机输出的控制信号(WEA信号)与双口 RAM相连接；逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号I0CS16相连接，即当ISA总线给逻辑判断模块一个系统字节高位使能信号SBHE时，逻辑判断模块给ISA总线输出一个16位片选信号I0CS16，用于ISA总线16位数据处理的切换控制；寄存器阵列一端与ISA总线相连接，另一端通过双向数据线同用户逻辑模块相连接。ISA接口 IP核嵌入在FPGA内，ISA接口 IP核的一侧提供ISA接口与上位机控制单元(PC104)相连接，另一侧通过PLB总线与FPGA内的CPU相连接，从而实现上位机控制单元(PC104)与CPU之间的数据交互功能。下面对各个模块分别进行说明。双口 RAM和寄存器阵列一起构成了本ISA接口 IP核所包括的寄存器，如下表所示 偏移地址__大小__rtW_ 0x0 ~ 0x7F128-byte 8 个电机数据 __32-word__0x80 ~ 0x8F16-byte 4个编码器控制参数 __4-word__ 0x90~0x97 8-byte 传感器参数 __2-word__0x98 ~ 0xE7 80-byte 8 个电机状态数据 __20-word__ 0xE8 0xF716-byte 4个编码器数据 __4-word__ 0xF8 OxFF8-byte 2个传感器数据 __2-word__ 0x100 : 0x107 8-byte 4个控制相关寄存器 ___对应IO映身寸0x0 ~ 0x7_第I至6项作为数据寄存器存储在双口 RAM中，该双口 RAM可存储2本文档来自技高网...

【技术保护点】
一种新型PLB总线的ISA接口IP核，其特征在于：包括译码器、双口RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口RAM相连接；寄存器阵列一端与ISA总线相连接，双口RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互功能。

【技术特征摘要】
1.一种新型PLB总线的ISA接口 IP核，其特征在于包括译码器、双口 RAM、寄存器阵列、读写状态机和用户逻辑模块；译码器通过控制线与用户逻辑模块相连接，译码器通过地址线与双口 RAM和寄存器阵列相连接；读写状态机的输入端与ISA总线相连接，读写状态机输出端与双口 RAM相连接；寄存器阵列一端与ISA总线相连接，双口 RAM和寄存器阵列的另一端分别通过双向数据线同用户逻辑模块相连接，用户逻辑模块的另一端同PLB总线相连接，所述的ISA总线与上位机控制单元相连接，且PLB总线与CPU相连接，实现上位机控制单元和CPU之间的数据交互功能。2.根据权利要求I所述的新型PLB总线的ISA接口IP核，其特征在于所述的译码器、双口 RAM、寄存器阵列、读写状态机、用户逻辑模块和逻辑判断模块嵌装在FPGA内。3.根据权利要求2所述的新型PLB总线的ISA接口IP核，其特征在于在FPGA内还包括一个逻辑判断模块，该逻辑判断模块的输入端与ISA总线的系统字节高位使能信号SBHE相连接，逻辑判断模块的输出端与ISA总线的16位片选信号I0CS16相连接，用于ISA总线16位数据处理的切换控制。4.根据权利要求I至3任一项所述的新型PLB总线的ISA接口IP核，其特征在于所述的读写状态机与ISA总线相连接的信号为IO读写信号、DMA控制信号和时...

【专利技术属性】
技术研发人员：赵哲，
申请(专利权)人：无锡普智联科高新技术有限公司，
类型：实用新型
国别省市：