本发明专利技术公开了一种用于D类功放芯片的防破音电路，包括放大器、PWM模块、破音检测电路、校正电路以及两个连续可调电阻；所述的两个连续可调电阻一一对应地设置于所述放大器的两个输入端，所述校正电路的输出端设置第四开关、第二电容和第一电容，所述第二电容和所述第一电容分别接地，所述第二电容和所述第一电容通过所述第四开关连接，所述第二电容的电容值小于所述第一电容的电容值；所述第一电容同时与所述的两个连续可调电阻连接，并产生连续变化的校正电压Vc，控制所述的两个连续可调电阻的电阻值。其技术效果是：实现了对放大器放大增益的连续调整，确保了破音校正过程中，D类功放芯片仍旧保持良好的音质。
【技术实现步骤摘要】
本专利技术涉及集成电路领域的一种用于D类功放芯片的防破音电路。
技术介绍
传统D类功放在工作时，经常因为音频输入信号过大或者电源电压降低而出现音频输入信号的电源幅度值超出输入PWM模块的三角波信号的电源幅度值的情况。所述三角波信号是用来对音频输入信号进行采样的。 此时，音频输入信号经过扬声器滤波后会产生严重的削顶失真，即破音。音质变差，THD (总谐波失真)升高，甚至会损毁D类功放或者扬声器，因而在D类功放芯片中设计必须防止上述情况的发生。请参阅图1，申请号为201020249702.0的技术专利中公布了一种防破音D类功放芯片。请参阅图1，其包括输入电容14、放大器2、PWM模块3、H-桥式驱动电路4、破音检测电路5和校正电路6，其中所述放大器2的两个输出端之间设置桥接开关21，所述校正电路6的输出端连接所述桥接开关21。请参阅图2，所述校正电路6的输出端设置后置与非门U9，输入端设置前置电容 Cl、第一开关管Ml和第二开关管M2。所述前置电容Cl通过第一开关管Ml连接D类功放芯片的接地端，所述前置电容Cl通过第二开关管M2接D类功放芯片的Vl端(参考电压端)， 前置电容Cl输出校正电压Vc。在该校正电路6启动的过程中，第一开关管M2导通,第二开关管M2关断，对所述前置电容Cl充电，直至所述前置电容Cl所产生的校正电压Vc等于参考电压Vl。然后第一比较器U5的P输入端和第二比较器U6的P输入端对应接收相互反相的第一三角波信号RAMPl和第二三角波信号RAMP2。所述第一比较器U5的N输入端和所述第二比较器U6的N输入端对应接收所述校正电压Vc的信号。当所述校正电压Vc的高电位电平大于第一三角波信号RAMPl或第二三角波信号RAMP2的电源幅度值时，后置与非门 U9的输出的CTRL2信号(桥式开关控制信号)为高电平信号，桥式开关21导通,放大器2输出的电平为共模电平的信号，从而降低了 PWM模块3的占空比，消除失真。反之，后置与非门U9的输出端输出的CTRL2信号为低电平信号,放大器2输出电平为正常电平的信号。这样设计的缺陷在于第一，校正电路6输出的CTRL2信号为数字信号，跳变的 CTRL2信号，影响了 D类功放芯片的内部工作环境。最终影响D类功放芯片的EMI (电磁干涉)特性。第二，所述桥式开关21导通时，放大器2的两个输出端直接短路，PWM模块3的占空比下降了 50%，变化太过剧烈，影响D类功放芯片的整体声音质量。再请参阅图3，现有技术中，所述破音检测电路5包括第一 D触发器55、第二 D触发器56和后置或非门57’，第一 D触发器55的Q端和第二 D触发器55的Q端对应连接所述后置或非门57’的两个输入端。第一 D触发器55的D端和第二 D触发器56的D端对应直接连接所述PWM模块3的两个输出端。最终在PWM模块3输出的信号失真时，或非门57’ 输出的D信号为低电平信号。这样设计的缺陷在于当电源或者音频输入信号有噪声时，所述破音检测电路5很容易被误触发，影响芯片的整体工作质量。
技术实现思路
本专利技术的目的是为了克服现有技术的不足，提供一种用于D类功放芯片的防破音电路，它能够解决传统防破音电路严重影响D类功放芯片的EMI (电磁干涉)特性和D类功放芯片整体声音质量的技术问题。实现上述目的的一种技术方案是一种用于D类功放芯片的防破音电路,包括放大器、PWM模块、破音检测电路、校正电路和两个连续可调电阻；所述的两个连续可调电阻一一对应地设置于所述放大器的两个输入端；所述校正电路的输出端设置第四开关SW4、第二电容C20和第一电容C21，所述第二电容C20和所述第一电容C21分别接地，所述第二电容C20和所述第一电容C21通过所述第四开关SW4连接，所述第二电容C20的电容值小于所述第一电容C21的电容值；所述第一电容C21同时连接所述的两个连续可调电阻，并产生连续变化的校正电压Vc，控制所述的两个连续可调电阻的电阻值。进一步的，所述校正电路还包括的第一开关SWl和第二开关SW2、所述第二电容 C20通过所述第一开关SWl接D类功放芯片的Vl端，所述第二电容C20通过所述第二开关 SW2接D类功放芯片的VCM端，所述PWM模块3输出的信号失真时，所述第二开关SW2处于导通状态，所述第一开关SWl处于关断状态。再进一步的，所述校正电路包括充放电控制电路，所述充放电控制电路包括D输入端、EN输入端、第一输出端和第二输出端,其中,第一输出端连接所述第一开关SWl,第二输出端连接所述第二开关SW2 ；所述充放电控制电路中，D输入端接收来自所述破音检测电路的D信号，EN输入端接收来自D类功放芯片的使能信号端的EN信号，第一输出端和第二输出端对应输出相互反相的第一控制信号和第二控制信号；所述PWM模块输出的信号失真时，第一控制信号为低电平，所述第一开关SWl处于关断状态，第二控制信号为高电平，所述第二开关SW2处于导通状态。进一步的，所述校正电路还包括的第三开关SW3，所述第三开关SW3 —端连接所述第二电容C20，另一端同时连接所述第二开关SW2以及所述第一开关SW1。再进一步的，所述校正电路还包括第一时钟电路、第二时钟电路、第四与非门和第七与非门；所述第一时钟电路包括第一输出端和第二输出端，所述第一时钟电路的第一输出端和第二输出端对应连接所述第四与非门的第一输入端和第七与非门的第一输入端；所述第二时钟电路包括第一输出端和第二输出端，所述第二时钟电路的第一输出端和第二输出端对应连接所述第四与非门的第二输入端和第七与非门的第二输入端，所述第四与非门的输出端连接所述第三开关SW3，所述第七与非门的输出端连接所述第四开关SW4。进一步的，所述第一时钟电路的输入端设置第三缓冲器，所述第二时钟电路的输入端设置第四缓冲器。进一步的，所述连续可调电阻包括依次串联的输入电阻和NMOS开关，所述NMOS开关的漏极连接所述放大器的输入端，所述NMOS开关的栅极连接所述第一电容C21。进一步的，所述破音检测电路包括第一 D触发器、第二 D触发器第一或门、若干个第三D触发器和窄脉冲时钟发生电路，该若干个第三D触发器通过其D端和Q端依次串联； 其中第一个所述第三D触发器的D端连接所述或门输出端，最后一个所述第三D触发器的Q端为所述破音检测电路的输出端，所述窄脉冲时钟发生电路的输入端连接D类功放芯片的系统时钟电路，所述窄脉冲时钟发生电路的输出端同时连接该若干个第三D触发器的CK端。进一步的，所述第一或门的输出端同时连接该若干个第三触发器的RB端。采用了本专利技术的一种用于D类功放芯片的防破音电路的技术方案，即在D类功放芯片放大器的两个输入端对应设置连续可调电阻，校正电路的输出端设置第四开关SW4、第二电容C20和第一电容C21的技术方案，所述第一电容C21与两个连续可调电阻分别连接的技术方案。其技术效果是通过所述校正电路输出的校正电压Vc的连续变化，改善了 D 类功放芯片的内部工作环境，破音校正对D类功放芯片的EMI特性的影响减小，所述PWM模块的占空比变化减缓，D类功放芯片的整体声音质量改善。附图说明图I为现有技术的一种用于D类功放芯片的防破音电路的结构示意图。图2为现有技术的一种用于D类功放芯片的防破音电路中破音检测电路的电路图本文档来自技高网...
【技术保护点】
一种用于D类功放芯片的防破音电路，包括放大器（2）、PWM模块（3）、破音检测电路（5）和校正电路（6），其特征在于：所述防破音电路还包括两个连续可调电阻（1）；所述的两个连续可调电阻（1）一一对应地设置于所述放大器（2）的两个输入端；所述校正电路（6）的输出端设置第四开关（SW4）、第二电容（C20）和第一电容（C21），所述第二电容（C20）和所述第一电容（C21）分别接地，所述第二电容（C20）和所述第一电容（C21）通过所述第四开关（SW4）连接，所述第二电容（C20）的电容值小于所述第一电容（C21）的电容值；所述第一电容（C21）同时连接所述的两个连续可调电阻（1），并产生连续变化的校正电压Vc，控制所述的两个连续可调电阻（1）的电阻值。
【技术特征摘要】
1.一种用于D类功放芯片的防破音电路，包括放大器(2)、PWM模块(3)、破音检测电路(5)和校正电路(6)，其特征在于所述防破音电路还包括两个连续可调电阻(I);所述的两个连续可调电阻(I) 一一对应地设置于所述放大器(2)的两个输入端；所述校正电路(6)的输出端设置第四开关(SW4)、第二电容(C20)和第一电容(C21),所述第二电容(C20)和所述第一电容(C21)分别接地，所述第二电容(C20)和所述第一电容(C21)通过所述第四开关(SW4)连接，所述第二电容(C20)的电容值小于所述第一电容(C21)的电容值；所述第一电容(C21)同时连接所述的两个连续可调电阻(1)，并产生连续变化的校正电压Vc，控制所述的两个连续可调电阻(I)的电阻值。2.根据权利要求I所述的一种用于D类功放芯片的防破音电路，其特征在于所述校正电路(6)还包括的第一开关(SWl)和第二开关(SW2)、所述第二电容(C20)通过所述第一开关(SWl)接所述D类功放芯片的Vl端，所述第二电容(C20)通过所述第二开关(SW2)接所述D类功放芯片的VCM端，所述PWM模块(3)输出的信号失真时，所述第二开关(SW2)处于导通状态，所述第一开关(Sffl)处于关断状态。3.根据所述权利要求2所述的一种用于D类功放芯片的防破音电路，其特征在于所述校正电路(6 )包括充放电控制电路(6a)，所述充放电控制电路(6a)包括D输入端、EN输入端、第一输出端和第二输出端，其中，第一输出端连接所述第一开关(SWl),第二输出端连接所述第二开关(SW2);所述充放电控制电路(6a)中，D输入端接收来自所述破音检测电路(5)的D信号，EN输入端接收来自D类功放芯片的使能信号端的EN信号，第一输出端和第二输出端对应输出相互反相的第一控制信号和第二控制信号；所述PWM模块(3)输出的信号失真时，第一控制信号为低电平，所述第一开关(SWl)处于关断状态，第二控制信号为高电平，所述第二开关(SW2)处于导通状态。4.根据权利要求2或3所述的一种用于D类功放芯片的防破音电路，其特征在于所述校正电路(6 )还包括的第三开关(SW3 )，所述第三开关(SW3 ) 一端连接所述第二电容(C20 )，...
【专利技术属性】
技术研发人员：刘燕涛，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。