半导体装置制造方法及图纸

本发明专利技术涉及半导体装置。该半导体装置包括：在半导体基板的前表面上形成的电极焊盘；在与电极焊盘的位置对应的半导体基板的后表面上具有开口部分并且贯穿半导体基板的通孔；至少在通孔的内壁上形成的绝缘膜；在所述绝缘膜上且至少在通孔的内壁的开口部分中形成的粘接稳固层；和在包括所述粘接稳固层之上的区域的通孔的内壁以及通孔的底部上形成的导电层，其中，所述电极焊盘与所述导电层接触，以及其中，所述粘接稳固层由钛、钨或铬形成。

【技术实现步骤摘要】

本专利技术涉及半导体装置制造方法和半导体装置。
技术介绍
近年来，电子设备的小型化和性能改善产生了对尺寸更小并且封装密度更高的半导体装置的需求。三维封装是使半导体装置具有较小的尺寸和较高的封装密度的有效措施。作为构成三维封装的核心的技术中的一种，关于连接半导体基板的前表面和后表面的电极的贯通电极技术的重要性日益增加。 通过利用贯通电极技术提高半导体装置的封装密度已被实践。在这些实践中，在半导体基板的后表面上形成布线以使其在半导体基板的后表面上与外部端子连接，在顶部彼此层叠以这种方式制备的多个半导体基板，并且，将各半导体基板的前表面和后表面电连接。在包括用于半导体存储器、CMOS传感器、AF传感器和其它类似的应用中的半导体芯片、层叠多个半导体芯片的半导体封装和用于喷墨头的连接器的各种领域中，对于具有贯通电极的半导体装置的需求日益增加。制造贯通电极的常规方式如下。首先，制备上面形成了电极焊盘的半导体基板。然后，在半导体基板的后表面上形成掩模图案以蚀刻半导体基板，使得形成贯穿半导体基板的通孔。通孔从与电极焊盘的位置对应的后表面上的点到达前表面，从而露出电极焊盘。然后在包含通孔的内部的半导体基板的后表面上形成绝缘膜。然后，通孔的底部的绝缘膜被蚀刻以露出电极焊盘，然后，形成导电层。由此制造贯通电极。但是，通过该制造方法，当蚀刻通孔底部的绝缘膜(底部蚀刻)的步骤使用例如反应离子蚀刻时，在半导体基板中的通孔的开口部分和底部的角部的绝缘膜中出现电场集中。电场集中使得角部的反应离子的密度比其它部分高。结果，开口部分和底部的角部的绝缘膜被加速蚀刻，并且会以非常薄或完全被蚀刻掉的状态告终。除了角部的绝缘膜以外，上述的底部蚀刻趋于比必要的量多地去除通孔的内壁上的绝缘膜。结果，有时在底部蚀刻之后于通孔中形成的贯通电极和半导体基板之间出现绝缘不良(failure)。在美国专利No. 7094701中提出了对于这一点的解决方案。美国专利No. 7094701公开了两种方法。在一种方法中，如图7所示，在绝缘膜10上形成增强绝缘膜16，使得在通孔开口部分处产生悬突(overhang)部分18，然后，执行底部蚀刻以去除通孔底部的绝缘膜10并露出电极焊盘22。在另一种方法中，如图8所示，在通孔开口部分处从硬掩模17产生檐体(eave)，并且，以檐体作为掩模执行底部蚀刻以去除通孔底部的绝缘膜10并露出电极焊盘22。通过使用增强绝缘膜的方法，上述的底部蚀刻步骤可露出电极焊盘22，但在通孔开口部分处留下增强绝缘膜的突起(protrusion)。并且，使用硬掩模檐体的方法类似地具有突起在底部蚀刻之后残留的问题。在底部蚀刻之后，增强绝缘膜方法和硬掩模檐体方法中的突起在通孔内壁上的绝缘膜中产生表面不规则性，并且，通孔内壁上的表面不规则性呈现留下没有阻挡层和籽层的一些斑点(spot)的障碍物(obstacle)。作为结果的半导体装置的生产率和可靠性的降低是还没有被解决的问题。
技术实现思路
鉴于以上的情况作出本专利技术，并且，本专利技术的目的是，提供具有贯穿电极的半导体装置和以高的生产率制造具有贯穿电极的半导体装置的方法，其中，通过在贯穿电极形成步骤中的底部蚀刻中形成没有表面不规则性的绝缘膜，构建高度可靠的贯穿电极结构。为了达到上述的目的，本专利技术提供一种具有在半导体基板的前表面上形成的电极焊盘和半导体器件的半导体装置的制造方法，该制造方法包括形成贯穿半导体基板的通孔并由此在通孔的底部露出电极焊盘，该通孔在与半导体基板的前表面相反的半导体基板的后表面上、在与在半导体基板的前表面上形成的电极焊盘的位置对应的点上具有开口部分；在通孔的底部上和通孔的内壁上形成绝缘膜；至少在通孔的开口部分中的绝缘膜表面上形成粘接稳固层；在粘接稳固层的表面上形成抗蚀剂层；以抗蚀剂层作为掩模蚀刻通孔的底部的绝缘膜，以由此在通孔的底部露出电极焊盘；去除抗蚀剂层以露出粘接稳固层；和在通孔的底部上以及通孔的内壁上形成导电层，并使导电层与电极焊盘接触。本专利技术还提供一种半导体装置，该半导体装置包括在半导体基板的前表面上形成的电极焊盘；在与电极焊盘的位置对应的半导体基板的后表面上具有开口部分并且贯穿半导体基板的通孔；至少在通孔的内壁上形成的绝缘膜；在绝缘膜上且至少在通孔的内壁的开口部分中形成的粘接稳固层；和在包括粘接稳固层之上的区域的通孔的内壁以及通孔的底部上形成的导电层，其中电极焊盘与导电层接触。根据本专利技术，获得没有表面不规则性的均匀的绝缘膜。由此很容易地形成均匀的导电层。半导体装置的生产率和可靠性因此被改善。通过参照附图阅读示例性实施例的以下描述，本专利技术的其它特征将变得清晰。附图说明图I是示出根据本专利技术的实施例I的半导体装置和制造方法的断面图。图2是示出根据本专利技术的实施例I的半导体基板的断面图。图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图31和图3J是示出根据本专利技术的实施例I的制造方法的断面图。图4是示出根据本专利技术的实施例2的制造方法(粘接稳固层形成)的断面图。图5是示出根据本专利技术的实施例2的半导体装置及其制造方法的断面图。图6是示出根据现有技术的例子的半导体装置及其制造方法的断面图。图7是示出根据现有技术的例子的半导体装置及其制造方法的断面图。图8是示出根据现有技术的例子的半导体装置及其制造方法的断面图。具体实施例方式以下，参照附图描述根据本专利技术的半导体装置制造方法。图2和图3A 3J是示出根据本专利技术的实施例I的半导体装置制造方法的示图。首先，制备作为图2所示的基板的半导体基板。在图2中，半导体基板11可以是主要成分为诸如硅、锗或硒的单一元素或诸如氧化物、硫化物、硒化物、碲化物、锑化合物、砷化合物或磷化合物的化合物的基板。事先在半导体基板11的前表面111上(或者，在半导体基板11包含其上形成的层间绝缘膜13的情况下，为在层间绝缘膜13的表面上)形成电极焊盘12。电极焊盘12具有半导体器件(未示出)，该半导体器件被安装为使得布线被插入半导体器件和电极焊盘12之间。可以在电极焊盘12上形成支撑构件15，其中在支撑构件15和电极焊盘12之间插入树脂层14。支撑构件15可以在后面的步骤中被去除，或者可被留下而不进行任何去除的尝试。在图2和随后的图中，与前面的附图中的部件相同的部件由相同的附图标记表示，并且省略这些部件的描述。然后，如图3A所示的那样形成通孔2。通孔2从与在半导体基板11的前表面上形成的电极焊盘12的位置对应的半导体基板11的后表面112侧贯穿半导体基板11。由此在通孔2的底部露出电极焊盘12。换句话说，在与已经形成半导体器件的半导体基板11的表面相反的后表面112上具有开口的通孔被形成为贯穿半导体基板11。可通过例如ICP-RIE打开孔。下一步骤是绝缘膜形成步骤，其中，如图3B所示，在通孔2的底部和内壁上形成绝缘膜I。还在半导体基板11的后表面上形成绝缘膜I。这里的绝缘膜I优选为通过例如聚对二甲苯(parylene)沉积形成的有机绝缘膜。希望聚对二甲苯膜具有约1μπΓ3μπι的厚度。可通过在避免向通孔2的内部过度供给沉积材料气体的同时，选择使得沉积在低压反应室内持续长时间的聚对二甲苯沉积条件，形成更加均匀的绝缘膜。可以由聚对二甲苯以外的材料形成绝缘膜1，并本文档来自技高网...

【技术保护点】
一种半导体装置，该半导体装置包括：在半导体基板的前表面上形成的电极焊盘；在与电极焊盘的位置对应的半导体基板的后表面上具有开口部分并且贯穿半导体基板的通孔；至少在通孔的内壁上形成的绝缘膜；在所述绝缘膜上且至少在通孔的内壁的开口部分中形成的粘接稳固层；和在包括所述粘接稳固层之上的区域的通孔的内壁以及通孔的底部上形成的导电层，其中，所述电极焊盘与所述导电层接触，以及其中，所述粘接稳固层由钛、钨或铬形成。

【技术特征摘要】
2008.11.26 JP 2008-3012101.一种半导体装置，该半导体装置包括 在半导体基板的前表面上形成的电极焊盘； 在与电极焊盘的位置对应的半导体基板的后表面上具有开口部分并且贯穿半导体基板的通孔； 至少在通孔的内壁上形成的绝缘膜； 在所述绝缘膜上且至少在通孔的内壁的开口部分中形成的粘接稳固层；和 在包括所述粘接稳固层之上的区域的通孔的内壁以及通孔的底部上形成的导电层， 其中，所述电极焊盘与所述导电层接触，以及 其中，所述粘接稳固层由钛、钨或铬形成。2.根据权利要求I的半导体装置，其中，所述粘接稳固层的厚度为O...

【专利技术属性】
技术研发人员：牟田忠义，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：