除法器逻辑电路制造技术

一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值的第一常数输入端、一第一加法器、一输入定值M-N*的第二常数输入端、一输入底数-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，为最接近N的标准幂值，=2，整数次乘方器确定以-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本实用新型专利技术精度较高。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种数字逻辑电路，尤指一种高精度且易于实现的单时钟除法器逻辑电路。
技术介绍
在数字逻辑电路的设计领域里，除法器逻辑电路的实现一直是一个难题，尤其是需要在一个时钟内实现的除法器逻辑电路更是尤为困难。在现有的数字除法器逻辑电路中，如果除数是一个标准的幂值，即除数是2的整数次方时，只需将被除数右移相应的位数即可。但是，当除数不是一个标准的幂值时，常见的做法是用除数去循环减被除数，根据循环的次数来求得商的整数部分。这样，就基本上不可能在一个时钟内实现除法器逻辑电路。因此，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路。·
技术实现思路
鉴于以上内容，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路。一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，所述除法器逻辑电路包括一用于输入一商S的估计值A的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N* &的第二常数输入端、一用于输入一底数A11 -N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、一与所述整数次乘方器相连的右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中巧为一最接近所述除数N的标准幂值，巧=2 *，h为自然数，所述整数次乘方器确定以珂-N为底数，以i-Ι为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。优选地，所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数。优选地，所述t个整数次乘方器分别确定以珥-N为底数，依次以O至i-Ι为指数的定值。优选地，所述t个右移移位寄存器分别将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，Ni =作为除数的数值。相对现有技术，本技术除法器逻辑电路可在单时钟内计算出被除数M与除数N的商S，结构简单、精度较高且易于实现。附图说明图I为本技术除法器逻辑电路较佳实施方式的逻辑电路示意图。具体实施方式请参阅图1，本技术除法器逻辑电路较佳实施方式用于求得一被除数M与一除数N的商S，该除法器逻辑电路包括一第一常数输入端、一与该第一常数输入端相连的第一加法器、一第二常数输入端、一底数输入端、一与该底数输入端相连的若干个整数次乘方器、一与每一个整数次乘方器对应相连的右移移位寄存器、一与每一个右移移位寄存器相连的第二加法器及一与该第一加法器、该第二加法器及该第二常数输入端相连的乘法器。该整数次乘方器与该右移移位寄存器的个数均为t，t为自然数。该第一常数输入端用于输入一商S的估计值S1 ;该第二常数输入端用于输入一·定值M-N* Si ;该底数输入端用于输入一底数F1 -N，其中恥为一最接近N的标准幂值，IV1:广h为自然数；该若干个整数次乘方器分别用于确定以巩-N为底数，依次以O至i-Ι为指数的定值，其中i为自然数；该若干个右移移位寄存器分别用于将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，珥^作为除数的数值；该第二加法器用于将每一右移移位寄存器输出的数值相加后送至该乘法器；该乘法器用于将该第二加法器传送的数值与该第二常数输入端输入的定值相乘后送至该第一加法器；该第一加法器用于将该第一常数输入端输入的定值与该乘法器传送的数值相加，该第一加法器输出的数值即为被除数M与除数N的商S。本技术除法器逻辑电路较佳实施方式的工作原理如下在表达式S = M/ N中，M与N是已知的两个数，需要根据这两个数求出S。首先，我们给出一个商的估计值巧，再找出一个最接近N的标准幂值F1 ,同时假设商为务，根据该除法器逻辑电路可以得到办的表达式如下ST = Sl+±^-.......^..........I.....^). ι-iA1根据上面的表达式可以知道5V与S的误差为AS=(y_S - (N1HMH1)"吋Ni* N由此可见(I)当商的估计值4与标准值S越接近，那么误差就越小；(2)当标准幂值妁与除数N越接近，同时该整数次乘方器与该右移移位寄存器的个数t越大，即修正因子的数目t越大，那么误差就越小。同时从上面各的表达式可以看出，Sr的每一项都是逻辑电路能够轻易实现的，因此办是可以在单时钟内计算出来的，只需根据精度要求，选择合适的巧、坷和t即可。当误差Δ公很小时，Sr与S近似相等，即该第一加法器输出的数值即为被除数M与除数N的商S0比如一个电路需要计算 估计S的结果在450左右，假设采用标准幂值128，修正因子的数目t为3，那么&的表达式如下所示权利要求1.一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，其特征在于所述除法器逻辑电路包括一用于输入一商S的估计值A的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N* S1的第二常数输入端、一用于输入一底数M -N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、一与所述整数次乘方器相连的右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中N1为一最接近所述除数N的标准幂值，N1 =2 I h为自然数，所述整数次乘方器确定以恥-N为底数，以i-Ι为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。2.如权利要求I所述的除法器逻辑电路，其特征在于所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数。专利摘要一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值的第一常数输入端、一第一加法器、一输入定值M-N*的第二常数输入端、一输入底数-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，为最接近N的标准幂值，=2，整数次乘方器确定以-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本技术精度较高。文档编号G06F7/535GK202720630SQ20112049400公开日2013年2月6日 申请日期2011年12月2日 优先权日2011年12月2日专利技术者杨修 申请人:四川和芯微电子股份有限公司本文档来自技高网...

【技术保护点】
一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，其特征在于：所述除法器逻辑电路包括一用于输入一商S的估计值？的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M？N*的第二常数输入端、一用于输入一底数？N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、一与所述整数次乘方器相连的右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中为一最接近所述除数N的标准幂值，=2，h为自然数，所述整数次乘方器确定以？N为底数，以i？1为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。dest_path_187252dest_path_image001.jpg,dest_path_478294dest_path_image001.jpg,dest_path_re-dest_path_image002.jpg,dest_path_762426dest_path_image002.jpg,dest_path_406903dest_path_image002.jpg,dest_path_470542dest_path_image003.jpg,dest_path_497534dest_path_image002.jpg...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨修，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：实用新型
国别省市：