本实用新型专利技术涉及高速数据接口控制电路，其包括数据接口、与数据接口分别电性连接的共模电感U46和共模电感U47，数据接口的第三管脚与共模电感U46的第八管脚相连，数据接口的第五管脚与共模电感U46的第七管脚相连，数据接口的第六管脚与共模电感U46的第六管脚相连，数据接口的第八管脚与共模电感U46的第五管脚相连，数据接口的第十四管脚与共模电感U47的第八管脚相连，数据接口的第十二管脚与共模电感U47的第七管脚相连，数据接口的第十一管脚与共模电感U47的第六管脚相连，数据接口的第九管脚与共模电感U47的第五管脚相连。本实用新型专利技术可在不影响数据传输速度的情况下降低高频信号对人体的辐射。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及平板电脑，具体涉及平板电脑的高速数据接口控制电路。
技术介绍
HDMI 接口(High Definition Multimedia Interface 高清晰度多媒体接口)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影音信号，最高数据传输速度为5Gbps。同时无需在信号传送前进行数/模或者模/数转换。HDMI可搭配宽带数字内容保护，以防止具有著作权的影音内容遭到未经授权的复制。现有的HDMI接口均采用高频信号进行数据传输，高频信号对人体的辐射很大，一般降低HDMI接口对人体辐射的方法是通过降低频率进行的，但是同时数据传输速度相应地跟着降低
技术实现思路
·针对现有技术的不足，本技术提供一种在不影响数据传输速度的情况下降低HDMI接口对人体辐射的高速数据接口控制电路。为实现上述目的，本技术采用如下技术方案高速数据接口控制电路，其包括数据接口，所述高速数据接口控制电路进一步包括与数据接口分别电性连接的共模电感U46和共模电感U47，其中数据接口的第三管脚与共模电感U46的第八管脚相连，数据接口的第五管脚与共模电感U46的第七管脚相连，数据接口的第六管脚与共模电感U46的第六管脚相连，数据接口的第八管脚与共模电感U46的第五管脚相连，数据接口的第十四管脚与共模电感U47的第八管脚相连，数据接口的第十二管脚与共模电感U47的第七管脚相连，数据接口的第十一管脚与共模电感U47的第六管脚相连，数据接口的第九管脚与共模电感U47的第五管脚相连。优选地，所述高速数据接口控制电路进一步包括防静电保护电路，所述防静电保护电路包括齐纳二极管D38、齐纳二极管D39、齐纳二极管D40、齐纳二极管D41，其中，齐纳二极管D38的第一管脚连接于数据接口的第八管脚和共模电感U46的第五管脚之间，齐纳二极管D38的第二管脚连接于数据接口的第六管脚和共模电感U46的第六管脚之间，齐纳二极管D39的第一管脚连接于数据接口的第五管脚和共模电感U46的第七管脚之间，齐纳二极管D39的第二管脚连接于数据接口的第三管脚和共模电感U46的第八管脚之间，齐纳二极管D40的第一管脚连接于数据接口的第九管脚和共模电感U47的第五管脚之间，齐纳二极管D40的第二管脚连接于数据接口的第十一管脚和共模电感U47的第六管脚之间，齐纳二极管D41的第一管脚连接于数据接口的第十二管脚和共模电感U47的第七管脚之间，齐纳二极管D41的第二管脚连接于数据接口的第十四管脚和共模电感U47的第八管脚之间。优选地，所述齐纳二极管D38、齐纳二极管D39、齐纳二极管D40、齐纳二极管D41均为 Rclamp0502B。优选地，所述共模电感U46和共模电感U47均为TCM2010H-900-4P-T。优选地，所述数据接口为HDMI接口。本技术所阐述的高速数据接口控制电路，与现有技术相比，其有益效果在于本技术通过在数据接口的传输线路上串接共模电感，可降低高频信号对人体的辐射，同时数据传输速度不受影响。附图说明附图I为本技术高速数据接口控制电路的电路原理图。具体实施方式下面，结合附图以及具体实施方式，对本技术的高速数据接口控制电路做进一步描述，以便于更清楚的理解本技术所要求保护的技术思想。如图I所示，高速数据接口控制电路，其包括数据接口 Ul、与数据接口 Ul分别电性·连接的共模电感U46和共模电感U47，在本技术中，数据接口 Ul是指HDMI接口。数据接口 Ul的第三管脚与共模电感U46的第八管脚相连，数据接口 Ul的第五管脚与共模电感U46的第七管脚相连，数据接口 Ul的第六管脚与共模电感U46的第六管脚相连，数据接口Ul的第八管脚与共模电感U46的第五管脚相连，数据接口 Ul的第十四管脚与共模电感U47的第八管脚相连，数据接口 Ul的第十二管脚与共模电感U47的第七管脚相连，数据接口 Ul的第十一管脚与共模电感U47的第六管脚相连，数据接口 Ul的第九管脚与共模电感U47的第五管脚相连。共模电感U46和共模电感U47可降低数据接口 Ul进行数据传输时产生的高频信号对人体的辐射，同时，二者并不抑制高频信号的传输，即数据传输速度未受影响。为了防止静电干扰，该电路还包括防静电保护电路，防静电保护电路包括齐纳二极管D38、齐纳二极管D39、齐纳二极管D40、齐纳二极管D41，其中，齐纳二极管D38的第一管脚连接于数据接口 Ul的第八管脚和共模电感U46的第五管脚之间，齐纳二极管D38的第二管脚连接于数据接口 Ul的第六管脚和共模电感U46的第六管脚之间，齐纳二极管D39的第一管脚连接于数据接口 Ul的第五管脚和共模电感U46的第七管脚之间，齐纳二极管D39的第二管脚连接于数据接口 Ul的第三管脚和共模电感U46的第八管脚之间，齐纳二极管D40的第一管脚连接于数据接口 Ul的第九管脚和共模电感U47的第五管脚之间，齐纳二极管D40的第二管脚连接于数据接口 Ul的第十一管脚和共模电感U47的第六管脚之间，齐纳二极管D41的第一管脚连接于数据接口 Ul的第十二管脚和共模电感U47的第七管脚之间，齐纳二极管D41的第二管脚连接于数据接口 Ul的第十四管脚和共模电感U47的第八管脚之间。作为本技术较佳地实施例，齐纳二极管D38、齐纳二极管D39、齐纳二极管D40、齐纳二极管D41均为Rclamp0502B，共模电感U46和共模电感U47均为TCM2010H-900-4P-T。对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本技术权利要求的保护范围之内。权利要求1.高速数据接口控制电路，其包括数据接口，其特征在于，所述高速数据接口控制电路进一步包括与数据接口分别电性连接的共模电感U46和共模电感U47，其中数据接口的第三管脚与共模电感U46的第八管脚相连，数据接口的第五管脚与共模电感U46的第七管脚相连，数据接口的第六管脚与共模电感U46的第六管脚相连，数据接口的第八管脚与共模电感U46的第五管脚相连，数据接口的第十四管脚与共模电感U47的第八管脚相连，数据接口的第十二管脚与共模电感U47的第七管脚相连，数据接口的第十一管脚与共模电感U47的第六管脚相连，数据接口的第九管脚与共模电感U47的第五管脚相连。2.根据权利要求I所述的高速数据接口控制电路，其特征在于，所述高速数据接口控制电路进一步包括防静电保护电路，所述防静电保护电路包括齐纳二极管D38、齐纳二极管D39、齐纳二极管D40、齐纳二极管D41，其中，齐纳二极管D38的第一管脚连接于数据接口的第八管脚和共模电感U46的第五管脚之间，齐纳二极管D38的第二管脚连接于数据接口的第六管脚和共模电感U46的第六管脚之间，齐纳二极管D39的第一管脚连接于数据接口的第五管脚和共模电感U46的第七管脚之间，齐纳二极管D39的第二管脚连接于数据接口的第三管脚和共模电感U46的第八管脚之间，齐纳二极管D40的第一管脚连接于数据接口的第九管脚和共模电感U47的第五管脚之间，齐纳二极管D40的第二管脚连接于数据接口的第H^一管脚和共模电感U47的第六管脚之间，齐纳二极管D41本文档来自技高网...
【技术保护点】
高速数据接口控制电路，其包括数据接口，其特征在于，所述高速数据接口控制电路进一步包括与数据接口分别电性连接的共模电感U46和共模电感U47，其中数据接口的第三管脚与共模电感U46的第八管脚相连，数据接口的第五管脚与共模电感U46的第七管脚相连，数据接口的第六管脚与共模电感U46的第六管脚相连，数据接口的第八管脚与共模电感U46的第五管脚相连，数据接口的第十四管脚与共模电感U47的第八管脚相连，数据接口的第十二管脚与共模电感U47的第七管脚相连，数据接口的第十一管脚与共模电感U47的第六管脚相连，数据接口的第九管脚与共模电感U47的第五管脚相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：李绪升，
申请(专利权)人：广东南都嘉华传媒有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。