本实用新型专利技术公开了一种高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。本实用新型专利技术的有益效果：采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及到一种高速数据处理器。
技术介绍
当前，单片机控制系统已经广泛地应用在家庭、工业等各个领域，但这些嵌入式系统大多数还是单独应用，与外界通讯主要还是通过串口或者其他如485、CAN等专用接口实现的。随着计算机技术和网络技术的发展，网络通讯已日趋普遍，网络通讯的优点在于可以利用成熟的网络协议，能够实现快速的远程数据交互，所以设备与外界通过网络进行通讯已经越来越重要，一般都通过接口芯片实现设备和外界的连接，但是现有的芯片处理能力不够，特别是应用在高速数据采集领域时，很难达到要求。
技术实现思路
本技术的目的在于克服上述现有技术的缺点和不足，提供一种高速数据处理器，解决现有技术在传输高速数据方便不理想的弊端。本技术的目的通过下述技术方案实现高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一 PHY模块，第二处理器连接有PCI插槽和第二 PHY模块，所述的采集控制器上设置有多个信号采集端口，所述的第一 PHY模块和第二 PHY模块上都设置有四个以太网端口。所述的第一处理器上提供有SATA接口。所述的第一处理器和第二处理器上都连接有EEPROM存储器。所述的第一处理器和第二处理器上都连接有实时钟模块。本技术的有益效果是采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域。附图说明图I为本技术的结构框图。具体实施方式下面结合实施例对本技术作进一步的详细说明，但是本技术的结构不仅限于以下实施例实施例如图I所示，高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一 PHY模块，第二处理器连接有PCI插槽和第二 PHY模块，PCI插槽用于连接外部的PCI设备，所述的采集控制器上设置有多个信号采集端口，该信号采集端口为Rocket I/O接口，可以采集视频、音频等多种数据，还具有高速传输的特性，所述的第一 PHY模块和第二 PHY模块上都设置有四个以太网端口。所述的第一处理器上提供有SATA接口，用于连接外部硬盘。所述的第一处理器和第二处理器上都连接有EEPROM存储器，EEPROM存储器在断电保证数据不丢失。所述的第一处理器和第二处理器上都连接有实时钟模块，实时钟模块采用RX8025-T芯片，为整个系统提供精确的时间。本实施例中，第一处理器和第二处理器都采用型号为MPC8548处理器，是基于Freescale (飞思卡尔)的PowerPC架构的PowerQuicc III处理器,其强大的处理能力特别适合于高速低时延的处理；第一 PHY模块和第二 PHY模块采用AClOl-TF芯片；采集控制器采用型号为XC5VFX70T的FPGA，该FPGA带有多个高速数据通道和予处理能力。·权利要求1.高速数据处理器，其特征在于，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一 PHY模块，第二处理器连接有PCI插槽和第二 PHY模块，所述的采集控制器上设置有多个信号采集端口，所述的第一 PHY模块和第二PHY模块上都设置有四个以太网端口。2.根据权利要求I所述的高速数据处理器，其特征在于，所述的第一处理器上提供有SATA 接口。3.根据权利要求2所述的高速数据处理器，其特征在于，所述的第一处理器和第二处理器上都连接有EEPROM存储器。4.根据权利要求3所述的高速数据处理器，其特征在于，所述的第一处理器和第二处理器上都连接有实时钟模块。专利摘要本技术公开了一种高速数据处理器，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。本技术的有益效果采用FPGA控制处理两片处理器的输入端口，该FPGA有多个高速数据通道和予处理能力，采用双处理器使得本装置的数据处理能力大大增强，使得本装置能够广泛用于雷达前端、高速数据采集等领域。文档编号G05B19/042GK202720481SQ20122041789公开日2013年2月6日 申请日期2012年8月22日 优先权日2012年8月22日专利技术者高文武, 黄云全, 李培, 刘德伟, 沈仁华, 杜鹰 申请人:成都爱斯顿测控技术有限公司本文档来自技高网...
【技术保护点】
高速数据处理器，其特征在于，包括第一处理器、第二处理器和采集控制器，所述的第一处理器和第二处理器都连接到采集控制器上，所述的第一处理器和第二处理器之间通过Rapldio串口连接，第一处理器上还连接有第一PHY模块，第二处理器连接有PCI插槽和第二PHY模块，所述的采集控制器上设置有多个信号采集端口，所述的第一PHY模块和第二PHY模块上都设置有四个以太网端口。
【技术特征摘要】
【专利技术属性】
技术研发人员：高文武，黄云全，李培，刘德伟，沈仁华，杜鹰，
申请(专利权)人：成都爱斯顿测控技术有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。