一种形成双深度隔离沟槽的方法技术

本发明专利技术涉及半导体器件中的沟槽的制备领域，确切的说，涉及一种适用于图像传感器的具有不同深度的浅隔离沟槽结构的制备方法。在具有第一区域、第二区域的半导体衬底上形成厚度不同介质层，并形成厚介质层之中的第一类沟槽和形成薄介质层中的第二类沟槽，沿着第一类、第二类沟槽分别刻蚀第一区域、第二区域的衬底，分别形成位于第一区域、第二区域的衬底中的具有不同深度值的第一浅隔离沟槽和第二浅隔离沟槽。

【技术实现步骤摘要】

本专利技术涉及半导体器件中的沟槽的制备领域，确切的说，涉及一种适用于图像传感器的具有不同深度的浅隔离沟槽结构的制备方法。
技术介绍
CMOS图像传感器(CMOS image sensor,简称CIS)因为其集成度高,功耗小和成本低的特点而得到了广泛的应用，如应用在数字摄像设备。其中，CIS设备用于感测投射至半导体衬底的光线，并进一步利用光电二极管和晶体管类的半导体器件的有源像素阵列，将获取的图像的制式予以转换(如转换为数字信号或电子信号)。成像质量是衡量CMOS图像传感器性能的最重要指标之一，要得到好的成像质量，提高器件的信噪比是一个有效地方法。为了提高信噪比，在版图设计上可以加大器件中用来收集光信号的有源区面积所占全部芯 片面积的比例(即像素填充率)。在图像传感器像素单元区的有源区形貌中，感光器件有源区和控制器件有源区被沟槽隔离开。随着填充率的提高，有源区尺寸的加大会造成隔离沟槽的尺寸减小，当隔离沟槽减小到一定程度时就会因为结构的深宽比过大而产生沟槽填充不充分的问题，如空洞或者缝隙等缺陷。为了解决这个问题，目前比较成熟的解决方法是用两次有源区形成工艺来分别对图像传感器的像素单元区和之外的逻辑电路区进行图形化，通过蚀刻时间的不同来分别控制两个不同区域的隔离沟槽的深度，使像素单元区的深度适当降低来减小这一区域沟槽的深宽比，从而解决沟槽填充不充分的难题。但是这种工艺需要重复进行有源区的图形化，需要额外的光罩而且工艺流程复杂，不可避免的增加了制造成本。
技术实现思路
基于上述问题，在一个实施方式中，本专利技术提供，主要包括以下步骤 步骤SI、在包含第一区域和第二区域的一衬底的上方由下至上依次形成衬垫氧化层、第一掩膜层和多晶硅层，多晶硅层至少包括与第一区域的衬底形成交叠的第一交叠部分和与第二区域的衬底形成交叠的第二交叠部分； 步骤S2、在所述多晶硅层上涂覆一第一光刻胶层，并在第一光刻胶层中形成用于暴露出第二交叠部分的第一开口图形； 步骤S3、利用第一光刻胶层作为掩膜，沿着所述第一开口图形在所述第二交叠部分中注入惨杂物； 步骤S4、移除所述第一光刻胶之后在所述多晶硅层上沉积一第二掩膜层，且第二掩膜层包括位于第一交叠部分之上的厚掩膜层部分和位于第二交叠部分之上的对厚掩膜层部分具有台阶差的薄掩膜层部分； 步骤S5、在所述第二掩膜层上涂覆一层第二光刻胶层，并在第二光刻胶层中形成至少暴露出厚掩膜层部分的一部分上表面区域的第二开口图形和形成至少暴露出薄掩膜层部分的一部分上表面区域的第三开口图形； 步骤S6、利用第二光刻胶层作为掩膜，沿着第二开口图形刻蚀厚掩膜层部分、多晶硅层及第一掩膜层以形成第一类沟槽，和沿着第三开口图形刻蚀薄掩膜层部分、多晶硅层、第一掩膜层及衬垫氧化层以形成第二类沟槽； 其中，形成第二类沟槽的时间短于形成第一类沟槽的时间并籍此在第二区域的衬底暴露于第二类沟槽中的上表面处刻蚀出一具有第一深度Dl的第二浅隔离沟槽； 步骤S7、移除第二光刻胶层后，沿着第一类沟槽刻蚀衬底氧化层暴露在第一类沟槽底部的区域后进一步刻蚀第一区域的衬底形成具有第三深度D3的第一浅隔离沟槽；以及同时沿着第二类沟槽刻蚀第二区域的衬底位于第一深度Dl的第二浅隔离沟槽下方的部分，至第一浅隔离沟槽具有第二深度D2，其中第二深度D2大于第一深度Dl并大于第三深度D3。 上述的方法，第一掩膜层为氮化娃层。上述的方法，多晶硅层的厚度为15(Γ250埃。上述的方法，所述掺杂物为N型的掺杂物。上述的方法，在步骤S3中，利用1000电子伏特的能量将2*Ε15个每平方厘米浓度的砷原子作为掺杂物注入到所述第二交叠部分中。上述的方法，在步骤S4中，所述第二掩膜层为采用低温氧化硅沉积工艺所形成的低温氧化硅层，并且所述的薄掩膜层部分的厚度为300埃，以及所述厚掩膜层部分的厚度为400埃。上述的方法，在步骤S6的刻蚀步骤中，形成所述的第一类沟槽的步骤中，当完成对第一掩膜层的刻蚀并在第一类沟槽中暴露出衬垫氧化层的一部分区域之后，刻蚀终止。上述的方法，所述第一区域和第二区域分别为一像素单元区和一外围电路区；以及所述第一区域用于形成NMOS元件和所述第二区域用于形成NMOS元件及PMOS元件。在另一个实施方式中，本专利技术提供，主要包括以下步骤 在包含第一区域和第二区域的一衬底的上方形成一介质层，且所述介质层包括位于第一区域之上的厚介质层和位于第二区域之上的对所述厚介质层具有台阶差的薄介质层；在所述厚介质层中刻蚀形成第一类沟槽并保留位于第一沟槽下方的一部分厚度的厚介质层部分，以及在薄介质层中刻蚀形成贯穿薄介质层的第二类沟槽； 在刻蚀停止之前，第二类沟槽较之第一沟槽先形成并籍此在第二区域的衬底暴露于第二类沟槽中的上表面处刻蚀出一具有第一深度Dl的第二浅隔离沟槽； 沿着第一类沟槽刻蚀第一沟槽下方的所保留一部分厚度的厚介质层部分后进一步刻蚀第一区域的衬底，形成具有第三深度D3的第一浅隔离沟槽；以及 同时沿着第二类沟槽刻蚀第二区域的衬底位于第一深度Dl的第二浅隔离沟槽下方的部分，至第一浅隔离沟槽具有第二深度D2，其中第二深度D2大于第一深度Dl并大于第三深度D3。上述的方法，所述介质层为单一覆盖层或由多层覆盖层形成的复合层。上述的方法，当所述介质层为复合层时，由下至上依次包括衬垫氧化层、第一掩膜层、多晶娃层、第二掩膜层；其中第二掩膜层包括与第一区域形成交叠的厚掩膜层部分和与第二区域形成交叠的对厚掩膜层部分具有台阶差的薄掩膜层部分，并由此形成厚介质层和薄介质层之间的厚度差。上述的方法，其特征在于，位于第一沟槽下方的被保留的一部分厚度的厚介质层部分为所述的衬垫氧化层。上述的方法，其特征在于，形成具有台阶差的厚掩膜层部分和薄掩膜层部分的步骤包括在多晶硅层与第二区域的衬底形成交叠的第二交叠部分中注入掺杂物而不在多晶硅层与第一区域的衬底形成交叠的第一交叠部分中注入掺杂物，由此使在第一交叠部分之上生成第二掩膜层的速率快于在第二交叠部分之上生成第二掩膜层的速率。 本专利技术提供的方法能在一次有源区光刻和蚀刻的条件下实现了降低像素单元区隔离沟槽深度的目标，同时也简化了工艺流程、降低制造成本。附图说明图I是依次形成衬垫氧化层、氮化硅层和多晶硅层的结构示意图。图2是进行离子注入的示意图。图3是形成低温氧化硅层后的结构示意图。图4是第一次旋涂光刻胶并形成其中的开口图形的结构示意图。图5是依次刻蚀衬垫氧化层、氮化硅层和多晶硅层的结构示意图。图6是形成双深度隔离沟槽的结构示意图。具体实施例方式本申请的后续内容通过实施例作进一步详细说明，以便更好理解本专利技术创造的内容，但实施例的内容仅仅作为范例，其并不构成对本专利技术的限制。如图I所示，首先在至少包括像素单元区11和外围电路区12的单晶硅半导体衬底的上方由下至上，依次沉积形成衬垫氧化层2和第一掩膜层3，典型的第一掩膜层3如SiN氮化硅层、SiON层等，其后又在第一掩膜层3上再沉积一层厚度大致在15(Γ250埃之间的多晶硅层4，例如优选为200埃。在一些实施方式中，整体性的将衬垫氧化层2、第一掩膜层3和多晶硅层4看作是由多层覆盖层所形成的一介质层。接着如图2所示，在多晶硅层4上旋涂一层第一光刻胶层5，亦称光致抗蚀剂涂层，如负光刻胶层，其第一光刻胶本文档来自技高网...

【技术保护点】
一种形成双深度隔离沟槽的方法，其特征在于，包括以下步骤：步骤S1、在包含第一区域和第二区域的一衬底的上方由下至上依次形成衬垫氧化层、第一掩膜层和多晶硅层，多晶硅层至少包括与第一区域的衬底形成交叠的第一交叠部分和与第二区域的衬底形成交叠的第二交叠部分；步骤S2、在所述多晶硅层上涂覆一第一光刻胶层，并在第一光刻胶层中形成用于暴露出第二交叠部分的第一开口图形；步骤S3、利用第一光刻胶层作为掩膜，沿着所述第一开口图形在所述第二交叠部分中注入掺杂物；步骤S4、移除所述第一光刻胶之后在所述多晶硅层上沉积一第二掩膜层，且第二掩膜层包括位于第一交叠部分之上的厚掩膜层部分和位于第二交叠部分之上的对厚掩膜层部分具有台阶差的薄掩膜层部分；步骤S5、在所述第二掩膜层上涂覆一层第二光刻胶层，并在第二光刻胶层中形成至少暴露出厚掩膜层部分的一部分上表面区域的第二开口图形和形成至少暴露出薄掩膜层部分的一部分上表面区域的第三开口图形；步骤S6、利用第二光刻胶层作为掩膜，沿着第二开口图形刻蚀厚掩膜层部分、多晶硅层及第一掩膜层以形成第一类沟槽，和沿着第三开口图形刻蚀薄掩膜层部分、多晶硅层、第一掩膜层及衬垫氧化层以形成第二类沟槽；其中，形成第二类沟槽的时间短于形成第一类沟槽的时间并籍此在第二区域的衬底暴露于第二类沟槽中的上表面处刻蚀出一具有第一深度D1的第二浅隔离沟槽；步骤S7、移除第二光刻胶层后，沿着第一类沟槽刻蚀衬底氧化层暴露在第一类沟槽底部的区域后进一步刻蚀第一区域的衬底形成具有第三深度D3的第一浅隔离沟槽；以及同时沿着第二类沟槽刻蚀第二区域的衬底位于第一深度D1的第二浅隔离沟槽下方的部分，至第一浅隔离沟槽具有第二深度D2，其中第二深度D2大于第一深度D1并大于第三深度D3。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗飞，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：