半导体器件的制造方法技术

一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区。在半导体衬底上形成蚀刻停止层。在蚀刻停止层上形成LTO层。化学机械平坦化所述LTO层。在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层。回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层。除去栅导体层。

【技术实现步骤摘要】
本专利技术涉及半导体器件的制造方法，具体地，涉及采用后栅(gate-last)工艺的半导体器件制造方法。
技术介绍
随着器件尺寸的持续减小，由于过高的栅电阻以及存在着多晶硅耗尽效应和在PMOS晶体管中的硼穿透效应，多晶硅栅妨碍了金属氧化物半导体(MOS)器件的性能的进一步的提高，同时多晶硅栅与高K栅介质集成时通常形成较高界面缺陷导致器件阈值的钉扎现象以及沟道中载流子迁移率的降低。因此，提出了其中采用金属栅代替多晶硅栅的栅结构。在MOS器件中集成金属栅/高K栅极叠层的工艺包括先栅(gate-first)工艺和后 栅(gate-last)工艺。在先栅工艺中，首先形成金属栅/高K栅极叠层，然后执行源/漏区注入和激活退火步骤。在源/漏区的激活退火步骤中许多金属栅的材料与高K栅介质发生反应。因此，在先栅工艺中，金属栅的材料受到限制，进而限制了器件的阈值电压的提高。而在后栅工艺中，首先形成例如多晶硅材料的假栅(即牺牲栅)，然后执行源/漏区注入和激活退火步骤，最后去除假栅并形成金属栅(即替代栅)。在后栅工艺中，金属栅的材料没有经受源/漏区的激活退火步骤，在形成金属栅后的处理温度通常低于500°C。采用后栅工艺，可以选择更多的材料用于形成金属栅，获得期望的阈值电压，并降低金属栅/高K的界面缺陷密度。因此，对于金属栅的集成，后栅工艺已经成为越来越有吸引力的选择。在后栅工艺中，在形成假栅之后需要在假栅上覆盖层间电介质(ILD)层，然后采用化学机械平面化(CMP)在ILD层上形成平整的表面，接着去除假栅并在由此形成的开口内填充金属栅的材料。而且，ILD层还隔开金属布线层和半导体器件的有源层，并采用穿过ILD层的导电通道实现金属布线和半导体器件的有源区之间的电连接。平整表面的ILD层有利于金属栅材料的沉积和图案化，并且有利于金属布线与下层的半导体器件之间的电绝缘，有利于多次金属布线互连的形成，而且由于不含有孔洞等缺陷而提高了半导体器件的机械强度和可靠性。然而，与先栅工艺相比，后栅工艺为了获得平整表面的ILD层而包含了附加的CMP处理，从而使得制造工艺的复杂性和成本增加，特别是在隔离超小栅长的栅极叠层结构的第一层隔离层上。而且CMP处理还存在如下技术难题 同平台CMP平坦多种材料(氧化硅、氮化硅、多晶硅) 超薄隔离层的终点监控(约100纳米厚，高均匀性) 需要发展高级昂贵的新研磨液 代替CMP处理，可以采用淀积共形绝缘层的方法，例如低温氧化物(LTO)层和位于LTO层上的旋涂玻璃(SOG)层的双层结构的ILD层结构，其中LTO层在大面积的晶片上形成共形的覆盖层，而SOG层进一步填充了表面形貌上的凹陷，从而可以获得大致平整的表面。然后，为了进一步形成平整的表面，采用例如反应离子刻蚀的干法刻蚀对SOG层进行回刻蚀，以进行平面化。在反应离子刻蚀中通常采用三氟甲烷(CHF3)和氧(O2)的混合气体作为刻蚀气体。在Shinichi Takeshiro等人的美国专利No. 005316980A中，进一步提出采用三氟甲烷(CHF3)和六氟乙烷(C2F6)的混合气体作为刻蚀气体，以使对有机SOG层的刻蚀速率小于对下层的SiO2层的刻蚀速率，从而在下层的SiO2层局部暴露的情形下仍然能获得平整的结构表面。然而，上述现有的SOG层刻蚀方法实际上不能获得全局平整性。已经发现，在刻蚀过程中，SOG层在晶片中心位置的刻蚀速率小于晶片边缘位置的刻蚀速率，刻蚀后的SOG层的剖面形状为凸形。结果，晶片边缘的SOG层达不到所需的平整度而只能舍弃，这减小了可用于制造半导体器件的晶片面积。而且全局平坦化过程中的图形效应严重(不同图形尺寸、图形密度影响厚膜刻蚀速率)。
技术实现思路
本专利技术的目的是提供一种采用后栅工艺的半导体器件制造方法，其中利用刻蚀工艺代替CMP工艺获得了平整的ILD层表面。根据本专利技术的一个方面提供一种半导体器件的制造方法，包括 提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区， 在半导体衬底上形成蚀刻停止层， 在蚀刻停止层上形成LTO层， 化学机械平坦化所述LTO层， 在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层， 回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层， 除去栅导体层。附图说明附图中相同的附图标记表示相同或相似的部分。其中， 图I示出根据本专利技术的制造半导体器件的方法的实施例的提供半导体衬底I的步骤。图2示出根据本专利技术的制造半导体器件的方法的实施例的形成沟槽的步骤。图3示出根据本专利技术的制造半导体器件的方法的实施例的在沟槽区域中的选择性外延而生长第二半导体材料的步骤。图4示出根据本专利技术的制造半导体器件的方法的实施例的在源区和漏区上形成金属半导体合金的步骤。图5示出根据本专利技术的制造半导体器件的方法的实施例的形成蚀刻停止层的步骤。图6示出根据本专利技术的制造半导体器件的方法的实施例的沉积低温氧化物(LTO)层的步骤。图7示出根据本专利技术的制造半导体器件的方法的实施例的平面化LTO层的步骤。图8示出根据本专利技术的制造半导体器件的方法的实施例的形成SOG层的步骤。图9示出根据本专利技术的制造半导体器件的方法的实施例的回刻蚀SOG层和蚀刻停止层的步骤。图10示出了根据本专利技术的方法在去除多晶硅假栅后的半导体结构的截面示意图。图11示出了根据本专利技术的方法在形成金属栅后的半导体结构的截面示意图。具体实施例方式下面，参考附图描述本专利技术的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本专利技术实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本专利技术实施例的一个或多个方面。·另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特征或方面。根据本专利技术实施例的示例性的半导体器件的制造方法，参考图1，首先提供半导体衬底I。半导体衬底I的材料可以包括但不限于Si，SOI,应变Si，SSOI, SiGe, Ge,111-V,金属氧化物半导体，多晶硅等。尽管下文以单晶硅来描述本专利技术，然而在这里也明确地考虑了使用其它半导体材料的实施例。半导体衬底I包括通过浅沟槽隔离(STI)限定的半导体区域100 (有源区)。半导体区域100具有第一掺杂剂浓度的第一导电类型的掺杂。例如，半导体区域100可以是NMOS器件区域(例如，CMOS晶体管的NMOS器件区域)或PMOS器件区域(例如，CMOS晶体管的PMOS器件区域)，在NMOS器件区域形成NMOS器件，在PMOS器件区域形成PMOS器件。在半导体区域100上形成了晶体管的栅极叠层(包括栅介电层130、以及位于栅电介质130上的栅导体层132)，在栅极叠层的两侧形成了栅极侧墙136。该栅极叠层结构中的栅导体层132作为假栅，例如由多晶硅形成，并在形成平整的ILD层之后将被去除并由金属栅(即“替代栅”)代替。所述栅介电层130的材料可以包括高K (介电常数)材料或低本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区，在半导体衬底上形成蚀刻停止层，在蚀刻停止层上形成LTO层，化学机械平坦化所述LTO层，在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层，回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层，除去栅导体层。

【技术特征摘要】
1.一种半导体器件的制造方法，包括 提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区， 在半导体衬底上形成蚀刻停止层， 在蚀刻停止层上形成LTO层， 化学机械平坦化所述LTO层， 在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层， 回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层， 除去栅导体层。2.如权利要求I所述的方法，其中回刻蚀后前金属绝缘层全局平坦度>90%。3.如权利要求I所述的方法，其中回刻蚀后隔离区和有源区前金属绝缘层全局平坦度>90% ο4.如权利要求I所述的方法，其中回刻蚀后栅导体层附近前金属绝缘层平坦度>70%。5.如权利要求I所述的方法，其中栅导体层上方前金属绝缘层形貌为凹形，凹形的最高处与最低处的高度差为O 40纳米。6.如权利要求I所述的方法，其中多晶硅假栅凸出临近前金属绝缘层O 40纳米。7.如权利要求I所述的方法，其中蚀刻停止层是氮化硅层，栅导体层是多晶硅层。8.如权利要求7所述的方法，其中在氮化硅与SOG界面氮化硅与SOG...

【专利技术属性】
技术研发人员：殷华湘，徐秋霞，孟令款，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：