一种数字控制输出电压并具有定时自校准功能的DVS-Buck变换器制造技术

本发明专利技术涉及一种数字控制输出电压并具有定时自校准功能的DVS-Buck变换器，包括主电路和控制回路；所述主电路包括功率开关MP、功率开关MN和电感L；功率开关MP的源极连接输入电压，漏极连接节点A；功率开关MN的源极接地，漏极连接节点A；节点A通过电感L后输出电压Vout；所述控制回路包括ADC、补偿器、时钟产生器、定时自校准模块、数字脉宽调制器、死区控制器和功率MOS驱动器。本发明专利技术中的数字控制DVS功能可以做到将电源模块与数字控制系统例如MCU等的更好兼容，同时避免了高动态损耗；而本发明专利技术中的统一系统时钟设置、DPWM定时自校准等，也提高了控制系统的稳定性。

【技术实现步骤摘要】

本专利技术属于变换器
，特别涉及一种具有动态电压调整(DVS)功能的Buck型变换器。
技术介绍
数字控制Buck变换器包括Buck主电路、ADC、数字补偿器和数字脉宽调制器(DPWM)，如图I所示。通过控制Buck主电路中功率管NMOS和PMOS的开关动作，实现控制变换器的功率输出；ADC完成信号采样并转换为数字量以供下级模块处理，为数模接口 ；数字补偿器将数 字信号进行滤波等处理，通过内嵌PID算法处理信号，实现系统稳定及快速响应；数字脉宽调制器将补偿器的输出数字信号转换成占空比信号，控制开关管导通和关断时间，进而控制Buck变换器的输出。具有DVS功能Buck变换器中，现有技术主要为频率控制变换器的输出电压变化，即输出电压根据输入信号的频率大小改变输出电压，如图I所示，这需要系统给ADC提供一个参考频率，不同的频率对应ADC不同的转换区间，进而将Buck变换器的输出控制在不同的电压区间范围，实现输出电压通过输入信号频率变化的动态电压调整功能。此外，ADC、数字补偿器和数字脉宽调制器均需要时钟控制，通过时钟的上升沿或者下降沿完成对信号的处理，现有技术中，上述三个模块分别采用独立时钟完成控制信号的处理。除了以上基本模块之外，Buck变换器会单独设计软启动电路模块，在电路启动过程中保证电路进入正常工作模式。分析现有技术可发现，传统的数字控制DVS开关DC-DC变换器的系统结构存在以下四方面问题第一，系统时钟问题。现有电路结构采用各自独立时钟控制各模块，不利于系统同步，容易产生误差积累。由于时钟不同而产生的延时在离散时间域上将产生相移，造成系统稳定性问题，而这一问题将由于延时产生的随机性，给补偿的设计带来很大的难度。第二，控制信号问题。现有的电路结构中为了实现DVS功能，通常采用delay line结构，用频率信号控制输出电压，达到输出电压动态调整的目的。然而，高频信号用于控制开关变换器时将产生一系列问题，例如频率检测模块在电源内部产生信号振荡，高频噪声将影响系统环路稳定性；同时，高频信号(通常达到上百MHz)也会产生较高的动态功率损失。第三，传统的DPWM调制器不具有自校准功能，这将使得误差信号在较多个周期以后偏离正确值，产生不可接受的系统误差。第四，软启动电路问题。在现有变换器中，需要额外设计软启动电路，增加了设计工作量与复杂程度。
技术实现思路
本专利技术的目的在于提供一种数字控制输出电压并具有定时自校准功能的DVS-Buck变换器，以解决上述技术问题。为了实现上述目的，本专利技术采用如下技术方案一种数字控制输出电压并具有定时自校准功能的DVS-Buck变换器，包括主电路和控制回路；所述主电路包括功率开关MP、功率开关MN和电感L ;功率开关MP的源极连接输入电压，漏极连接节点A ;功率开关MN的源极接地，漏极连接节点A ;节点A通过电感L后输出电压Vout ;所述控制回路包括ADC、补偿器、时钟产生器、定时自校准模块、数字脉宽调制器、死区控制器和功率MOS驱动器；节点A通过电感L后连接ADC，ADC连接时钟产生器和补偿器；时钟产生器还连接补偿器、定时自校准模块和数字脉宽调制器；所述定时自校准模块连接数字脉宽调制器；数字脉宽调制器还连接补偿器和死区控制器；功率MOS驱动器包括驱动器I和驱动器2，死区控制器分别与驱动器I和驱动器2的输入端口相连，驱动器 I和驱动器2的输出端口 DRl和DR2分别与功率开关MP、功率开关丽的栅极相连。本专利技术进一步的改进在于所述主电路还包括电容C和负载电阻R ;电容C和负载电阻R的一端连接输出电压Vout，另一端接地。本专利技术进一步的改进在于ADC包括三个端口 数据输入端口 Al，时钟输入端口A2,数据输出端口 A3 ;补偿器包括三个端口 数据输入端口 Cl，时钟输入端口 C2，数据输出端口 C3 ;时钟产生器包括三个端口 时钟输入F1，时钟输出端口 F2、F3、F4 ;定时自校准模块包括两个端口 时钟输入端口 SI，校准信号产生端口 S2 ;数字脉宽调制器包括三个端口 数据输入端口 Dl，时钟信号输入D2，校准信号输入D3，数据输出D4 ;死区控制器包括三个端口 输入信号端口 DE1，输出端口 DE2、DE3 ;输出电压Vout连接ADC的输入端口 Al，ADC的另一个输入端口 A2与时钟产生的输出端口 F3相连，ADC的数据输出端口 A3与补偿器Cl相连；补偿器C2与时钟产生器F2相连，补偿器输出C3与数字脉宽调制器的Dl端口相连；数字脉宽调制器D2与F4相连，D3端口与定时自校准的S2端口相连，SI端口与F4相连，数字脉宽调制器D4与死区控制器的输入信号端口 DEl相连，输出端口 DE2、DE3分别与驱动器I和驱动器2的输入端口相连。本专利技术进一步的改进在于时钟产生器的输入为32MHz高频时钟，输出为频率为IMHz的系统时钟信号，作为整个系统的时钟，与功率开关MP、功率开关MN频率一致。本专利技术进一步的改进在于定时自校准模块产生周期性的校准使能信号，该信号为系统采样信号的上升沿之后产生的一窄脉冲，该脉冲负责将计数模块的输出进行一次清零，使得在数字电路中偶尔产生的毛刺等引入的计数错误不至于积累到下一周期，从而达到每周期自动校准的效果。与现有技术相比，本专利技术具有以下优点本专利技术在节约能源、控制系统稳定性及提高系统集成度等方面，都有着上佳的表现。节能算法越来越受到各个领域的关注，具有DVS功能的电源设计正在成为影响电子系统设计的关键技术之一。本专利技术中的数字控制DVS功能可以做到将电源模块与数字控制系统例如MCU等的更好兼容，同时避免了传统的高频控制信号所产生的高动态损耗。用数字信号替代高频信号使得系统可以避免高频信号带来的干扰，提闻系统的稳定性；而本专利技术中的统一系统时钟设置、DPWM定时自校准等，也提闻了控制系统的稳定性；本专利技术中所提出的内嵌式软启动技术可以提高系统的集成度，数字算法的实现可以减小芯片面积，有利于DC-DC变换器实现单片集成。附图说明图I是具有DVS功能的数字控制Buck变换器；图2是本专利技术Buck变换器的环路系统结构图；图3是数字补偿器基本PID结构；图4是数字补偿器的算法流程；图5是原有DPWM结构误差积累示意图；图6是定时自校准技术仿真图；·图7是定时自校准功能实现图；图8是Buck变换器DVS功能的仿真结果图；图9是电平跳变时电压跳变局部放大图；图10是负载变换后Buck输出响应仿真结果图。具体实施方式下面结合附图对本专利技术做进一步详细描述。请参阅图2所示，为本专利技术提一种数字控制输出电压并具有定时自校准功能的DVS-Buck变换器的环路系统结构图，其主要包括主电路和控制回路两部分。其中主电路包括功率开关丽和MP以及电感L电容C和负载电阻R，MP的源极连接输入电压，漏极连接节点A，MN的源极连接GND，漏极连接节点A。节点A通过电感L后输出为Vout。控制电路主要包括ADC，补偿器，时钟产生器，定时自校准模块，数字脉宽调制器,死区控制器和功率MOS驱动器。ADC主要包括三个端口 数据输入端口 Al，时钟输入端口 A2，数据输出端口 A3 ;补偿器包括三个端口 数据输入端口 Cl，时钟输入端口 C2，数据输出端口 C3 ;时钟产生器包括四个端口 时钟输入本文档来自技高网...

【技术保护点】
一种数字控制输出电压并具有定时自校准功能的DVS？Buck变换器，其特征在于，包括主电路和控制回路；所述主电路包括功率开关MP、功率开关MN和电感L；功率开关MP的源极连接输入电压，漏极连接节点A；功率开关MN的源极接地，漏极连接节点A；节点A通过电感L后输出电压Vout；所述控制回路包括ADC、补偿器、时钟产生器、定时自校准模块、数字脉宽调制器、死区控制器和功率MOS驱动器；节点A通过电感L后连接ADC，ADC连接时钟产生器和补偿器；时钟产生器还连接补偿器、定时自校准模块和数字脉宽调制器；所述定时自校准模块连接数字脉宽调制器；数字脉宽调制器还连接补偿器和死区控制器；功率MOS驱动器包括驱动器1和驱动器2，死区控制器分别与驱动器1和驱动器2的输入端口相连，驱动器1和驱动器2的输出端口DR1和DR2分别与功率开关MP、功率开关MN的栅极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：王胜磊，耿莉，李海启，薛仲明，张应，李凤霞，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：