CMOS半导体器件的金属栅极结构及其形成方法。本发明专利技术涉及集成电路制造，并且更具体地来说，涉及金属栅极结构。一种CMOS半导体器件的示例性结构包括衬底、N-金属栅电极以及P-金属栅电极。该衬底包括包围着P-有源区域和N-有源区域的隔离区域。该N-金属的栅电极包括位于N-有源区域上方的第一金属成分。该P-金属栅电极包括位于P-有源区域上方的体部分以及位于隔离区域上方的端盖部分。该端盖部分包含第一金属成分，而该体部分含括与第一金属成分不同的第二金属成分。本发明专利技术还提供了一种CMOS半导体器件的金属栅极结构及其形成方法。
【技术实现步骤摘要】
本专利技术涉及集成电路制造，并且，更具体地来说，涉及一种金属栅极结构。
技术介绍
随着技术节点的缩小，在一些集成电路(IC)设计中利用金属栅电极来替代多晶硅栅电极，从而在部件尺寸减小的情况下改善了器件性能。一种形成金属电极结构的工艺被称作“后栅极”工艺，在该工艺中“最后”制造最终的栅极结构，这种方式减少了在形成栅极之后所必须实施的后续工艺(包括高温处理)的数量。 然而，在互补金属氧化物半导体(CMOS)制造时仍存在实现这种部件和工艺的挑战。随着器件之间的栅极长度和间隔变小，这些问题更加严重。例如，在“后栅极”制造工艺中，由于在湿式/干式蚀刻伪带之后，在层间介电(ILD)层中产生了不期望的凹陷，所以难以在相邻的晶体管之间实现理想的隔离。存在于ILD层中的凹陷在后续的加工中可能会变成金属插座(receptacle of metals),由此增大了电短路和/或器件故障的可能性。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种CMOS半导体器件，包括衬底，包括环绕着P-有源区域和N-有源区域的隔离区域；N-金属栅电极，包括位于所述N-有源区域上方的第一金属成分；以及P-金属栅电极，包括位于所述P-有源区域上方的主体部分以及位于所述隔离区域上方的端盖部分，其中，所述端盖部分包含所述第一金属成分，所述主体部分包含与所述第一金属成分不同的第二金属成分。在该半导体器件中，所述端盖部分包括第一部分和第二部分，所述第一部分位于所述第二部分和所述主体部分之间，其中，所述第二部分包含所述第一金属成分。在该半导体器件中，所述第一部分的第一长度等于或小于所述第二部分的第二长度。在该半导体器件中，所述第二长度与所述第一长度的比例为大约I. O至I. 5。在该半导体器件中，所述P-金属栅电极的第一宽度大于所述N-金属栅电极的第二宽度。在该半导体器件中，所述第一宽度与所述第二宽度的比例为大约18至30。在该半导体器件中，所述第一金属成分包括N-功函数金属。 在该半导体器件中，所述N-功函数金属包括Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN,TaSiN、Mn、或 Zr。在该半导体器件中，所述第二金属成分包括P-功函数金属。在该半导体器件中，所述P-功函数金属包括TiN、WN、TaN、或Ru。根据本专利技术的另一方面，提供了一种制造CMOS半导体器件的方法，包括提供衬底，所述衬底包括环绕着P-有源区域和N-有源区域的隔离区域；在所述P-有源区域和隔离区域上方形成第一伪带状物，并且在层间介电(ILD)层中的所述N-有源区域上方形成第二伪带状物；去除所述第一伪带状物的第一部分，从而在所述ILD层中形成在所述P-有源区域的整个长度上方延伸的第一开口 ；利用第二金属成分填充所述第一开口 ；去除所述第一伪带状物的第二部分，从而在所述隔离区域上方形成具有与所述第一开口相连接的接触截面的第二开口，并且去除所述第二伪带状物，从而在所述ILD层中形成在所述N-有源区域的整个长度上方延伸的第三开口 ；以及利用不同于所述第二金属成分的第一金属成分填充所述第二开口和第三开口。在该方法中，所述第一开口进一步延伸到所述隔离区域中，从而形成延伸部分。在该方法中，使用原子层沉积(ALD)工艺执行所述利用第二金属成分填充所述第一开口的步骤。在该方法中，使用物理汽相沉积(PVD)工艺执行所述利用第一金属成分填充所述第二开口和第三开口的步骤。在该方法中，所述第一开口的第一宽度大于所述第三开口的第二宽度。 在该方法中，所述第一宽度与所述第二宽度的比例为大约18至30。在该方法中，所述第一金属成分包括N-功函数金属。在该方法中，所述 N-功函数金属包括 Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN,Mn、或 Zr。在该方法中，所述第二金属成分包括P-功函数金属。在该方法中，所述P-功函数金属包括TiN、WN、TaN、或Ru。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的论述，各种部件的尺寸可以被任意增大或减小。图I是根据本专利技术的各个方面的制造包括金属栅极结构的CMOS半导体器件的方法的流程图；图2是根据本专利技术的各个方面的包括金属栅极结构的CMOS半导体器件的俯视图；图3A至图3F是根据本专利技术的各个方面的在制造的各个阶段中沿着图2的线a_a所获得的CMOS半导体器件的截面图；以及图4是根据本专利技术的各个方面的包括金属栅极结构的CMOS半导体器件的俯视图。具体实施例方式以下公开提供了多种不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。为了简便和清楚，可以不同的比例任意绘制各个部件。另夕卜，本专利技术可以在各个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。另外，尽管本专利技术提供了“后栅极”金属栅极工艺的实例，然而本领域的技术人员应该意识到其他工艺的可应用性和/或其他材料的使用。图I是根据本专利技术各个方面的制造包括金属栅极结构210(图2示出)的互补金属氧化物半导体(CMOS)半导体器件200的制造方法100的流程图。图2是根据本专利技术的各个方面的包括金属栅极结构210的CMOS半导体器件200的俯视图；以及图3A至图3F是根据本专利技术的各个方面的在制造的各个阶段中沿着图2的线a-a所获得的CMOS半导体器件200的截面图。注意，可以利用CMOS技术加工方式来制造CMOS半导体器件200的一部分。因此，可以理解，可以在图I的方法100之前、期间和/或之后提供额外的工艺，并且在本文中仅对这些其他工艺进行简要描述。同时，为了更好地理解本专利技术，对图I至图3F进行了简化。例如，尽管附图示出的是用于CMOS半导体器件200的金属栅极结构210，但可以理解，该CMOS半导体器件200可以是集成电路的(IC)的一部分，该集成电路可以包括许多其他器件，包括电阻器、电容器、电感器、熔丝等。 图2是包括通过“后栅极”工艺制造的金属栅极结构210的CMOS半导体器件200的俯视图。提供了衬底202 (图3A中示出)，该衬底包括有环绕着P-有源区域240p和N-有源区域240η的隔离区域206。CMOS半导体器件200包括p-型金属氧化物半导体场效应晶体管(pM0SFET)200p和η-型金属氧化物半导体场效应晶体管(nMOSFET) 200η。nMOSFET 200η由N-金属栅电极2IOn形成，该N-金属栅电极包括位于N-有源区域204η上方的第一金属成分210f。在一个实施例中，第一金属成分210f可以包含N-功函数金属。在一些实施例中，N-功函数金属包括Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN, Mn、或Zr。在本实施例中，位于N-有源区域204η上方的N-本文档来自技高网...
【技术保护点】
一种CMOS半导体器件，包括：衬底，包括环绕着P？有源区域和N？有源区域的隔离区域；N？金属栅电极，包括位于所述N？有源区域上方的第一金属成分；以及P？金属栅电极，包括位于所述P？有源区域上方的主体部分以及位于所述隔离区域上方的端盖部分，其中，所述端盖部分包含所述第一金属成分，所述主体部分包含与所述第一金属成分不同的第二金属成分。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：朱鸣，杨宝如，庄学理，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。