放射线检测装置和包括该放射线检测装置的检测系统制造方法及图纸

本发明专利技术涉及放射线检测装置和包括该放射线检测装置的检测系统。该检测装置包括：驱动电路单元，在所述驱动电路单元中，为多个对应的驱动线提供了多个单元电路，每个单元电路包括第一电路和第二电路，所述第一电路根据启动信号将像素的开关元件的基于时钟信号中所包括的电压的导通电压供给驱动线，所述第二电路根据终止信号将所述开关元件的非导通电压供给驱动线；和控制单元，所述控制单元将所述时钟信号供给所述驱动电路单元。所述控制单元将控制电压供给所述多个单元电路，所述多个单元电路中的每个还包括第三电路，所述第三电路根据所述控制电压继续将非导通电压供给对应的驱动线。

【技术实现步骤摘要】

本专利技术涉及一种应用于医学图像诊断装置、非破坏性检查装置、使用放射线的分析装置等的放射线检测装置和检测系统。
技术介绍
在包括像素的阵列(像素阵列)的检测装置的制造中利用用于制造薄膜半导体的技术。特别是，在放射线检测装置中，诸如薄膜晶体管(TFT)的开关元件和诸如光电转换元件的转换元件组合在一起。在相关技术中，已知的是，例如，其上以150至200 μ m的间距按阵列布置像素的大小为43X43cm的基板用于制造放射线检测装置。在常规的放射线检测装置中，驱动电路通过驱动线以行为单位驱动像素阵列，读取电路通过信号线将来自被以行为单位驱动的像素阵列的彼此并行的信号输出作为串行信号。驱动电路和读取电路通常在由单晶娃构成的集成电路中被制备，并且随后使用玻璃上芯片(chip-on-glass)(CoG)技术被安装到基板上，以构造检测装置。在这样的检测装置中，目前，期望在相关技术中的基板的大小保持相同的同时像素的间距较小。更具体地讲，期待具有50至80μπι的间距的像素阵列。因此，将难以使用玻璃上芯片技术将在由单晶硅构成的集成电路中制备的驱动电路安装在其上设置有像素阵列的基板上。除了减小像素间距之外，还期待面板上系统(system-on-panel)技术，在该面板上系统技术中，使用TFT工艺将驱动电路等作为一个单元在基板上整体地形成，以便减少所使用的组件的数量并且增大像素阵列所占据的基板的面积。另一方面，在使用TFT的液晶显示装置中，正在开发面板上系统技术，在该面板上系统技术中，使用TFT工艺将驱动电路等作为一个单元形成在基板上。J. H. Oh等人在2005年的 Proceedings of Soc. Info. Disp.的第 942-945 页、标题为“2. Oinch a_Si:H TFT-LCDwith low noise integrated gate driver”的文章中公开了一种驱动电路，在该驱动电路中，使用TFT工艺将多级单元电路作为一个单元形成在基板上，并且以像素行为单位、同时与驱动线对应地制备该多级单元电路。每个单元电路包括输出单元、第一输入单元、第二输入单元、第三输入单元和第四输入单元。这里，第一输入单元是开始信号或前一级单元电路的输出信号输入到其中的部分，输出单元是与驱动线连接以将开关元件的输出信号(包括导通电压和非导通电压)供给驱动线的部分。第二输入单元是时钟信号输入到其中的部分，第三输入单元是开关元件的非导通电压输入到其中的部分，第四输入单元是重置信号或下一级单元电路的输出信号输入到其中的部分。每个单元电路还包括第一电容器、第一薄膜晶体管和第二薄膜晶体管，第一电容器的一端与输出单元连接，第一薄膜晶体管连接在第一输入单兀与第一电容器的另一端之间，与第一电容器串联，第二薄膜晶体管设置在第二输入单元与输出单元之间。第一薄膜晶体管的源极和漏极中任一个以及栅极与第一输入单元连接，第一薄膜晶体管的源极和漏极中的另一个在第一节点P处与第一电容器的该另一端连接。第二薄膜晶体管的栅极与第一节点P连接，第二薄膜晶体管的源极或漏极与第二输入单元连接，第二薄膜晶体管的源极和漏极中的另一个与输出单元连接。每个单元电路还包括第三薄膜晶体管和第四薄膜晶体管，第三薄膜晶体管连接在第三输入单元与第一电容器的该另一端之间，与第一电容器串联，第四薄膜晶体管设置在第三输入单元与输出单元之间。第三薄膜晶体管的栅极与第二节点Q连接，第三薄膜晶体管的源极或漏极与第三输入单元连接，第三薄膜晶体管的源极和漏极中的另一个在第一节点P处与第一电容器的该另一端连接。第四薄膜晶体管的栅极与第二节点Q连接，第四薄膜晶体管的源极或漏极与第三输入单元连接，第四薄膜晶体管的源极和漏极中的另一个与输出单元连接。每个单元电路还包括设置在第三输入单元与第四薄膜晶体管的栅极之间的第二电容器。此外，每个单元电路包括第五薄膜晶体管和第六薄膜晶体管，第五薄膜晶体管设 置在第四输入单元与第二薄膜晶体管和第四薄膜晶体管的栅极之间，第六薄膜晶体管与第二电容器并联设置。第二电容器的一端与第三输入单兀连接，第二电容器的另一端在第二节点Q处与第四薄膜晶体管的栅极连接。第五薄膜晶体管的源极和漏极中任一个以及栅极与第四输入单元连接，第五薄膜晶体管的源极和漏极中的另一个与第二节点Q连接。第六薄膜晶体管的栅极与第一输入单元连接，第六薄膜晶体管的源极或漏极与第三输入单元连接，第六薄膜晶体管的源极和漏极中的另一个与第二节点Q连接。这里，第一薄膜晶体管至第六薄膜晶体管中的每一个的阈值电压用Vth表示，输入到单元电路中的除第三输入单元之外的组件的信号的电压的最大值和最小值分别用Vdd和Vss表示。供给第三输入单元的非导通电压也用Vss表示。当被选择时，该单元电路可执行所谓的自引导(bootstrap)操作，在该自引导操作中，输入到第二输入单元的时钟信号的电压的最大值(即，Vdd)通过第一薄膜晶体管和第二薄膜晶体管以及第一电容器被输出。另外，当该单元电路没有被选择时，该单元电路可使用第五薄膜晶体管和第六薄膜晶体管以及第二电容器来输出非导通电压。也就是说，当单元电路被选择时，第一薄膜晶体管和第二薄膜晶体管以及第一电容器用作如下这样的电路，即将输入到第二输入单元的时钟信号的电压的最大值(即，Vdd)作为像素的开关元件的导通电压供给输出单元。当单元电路没有被选择时，第三薄膜晶体管至第六薄膜晶体管以及第二电容器用作将非导通电压Vss供给输出单元的电路。因为在薄膜晶体管中存在泄漏电流(沟道漏电(channel leakage))，所以在当单元电路没有被选择时保持非导通电压不变(恒定)中存在问题。这是因为，当在第五薄膜晶体管和第六薄膜晶体管中存在沟道漏电时，第二节点Q的电势逐渐降低，并且在经过了延长的时间段之后，变得难以将高于Vth的电压供给第四薄膜晶体管的栅极。在这样的情况下，因为第四薄膜晶体管变为非导通，所以电压Vss不能被供给单元电路的输出单元，从而使单元电路的输出单元浮置。具体地讲，如本文所使用的，当电路没有接地并且停留在除了地基准电势之外的某一电势时，电路被认为是“浮置”;也就是说，电路的导体与地隔离。因为不存在到地的低阻抗路径，所以浮置电路可具有安全问题。然而，这种类型的电路也可以例如帮助使系统与干扰问题隔离开。由于栅极-漏极电容Cgd或栅极-源极电容Cgs以及供给时钟信号的线与驱动线交叉的区域的寄生电容，第二输入单元和输出单元直接形成电容耦合。因此，当单元电路的输出单元浮置时，输入到第二输入单元的时钟信号的电势变化影响驱动线，从而使驱动线的电势变化。驱动线在驱动线与信号线交叉的区域中具有寄生电容，并且驱动线的电势变化通过该寄生电容影响信号线的电势，从而通过信号线使驱动线的电势变化混合到从像素输出的信号中。因此，由驱动线的电势变化引起的噪声分量通过信号线在从像素输出的信号中变大，并且相应地，从检测装置获得的信号的信噪比(S/N)可有害地减小。
技术实现思路
因此，本专利技术提供了一种检测装置，在该检测装置中，使用TFT工艺将驱动电路作为一个单元形成在基板上，并且该检测装置可抑制由驱动线的电势变化引起的S/N比的减小。根据本专利技术的一方面的检测装置包括像素阵列，在所述像素阵列中，多个像素按行本文档来自技高网...

【技术保护点】
一种检测装置，包括：像素阵列，在所述像素阵列中，多个像素按行和列的矩阵形式布置，每个像素包括转换元件和开关元件，所述转换元件将放射线或光转换为电荷，所述开关元件输出根据所述电荷的电信号；多个驱动线，每个驱动线与按行方向布置的多个开关元件连接；驱动电路单元，所述驱动电路单元被构造为包括对于多个对应的驱动线而设置的多个单元电路，所述多个单元电路被构造为将所述开关元件的导通电压和非导通电压供给所述多个对应的驱动线；和控制单元，所述控制单元被构造为将时钟信号供给所述驱动电路单元，所述时钟信号用于定义所述驱动电路单元将所述导通电压供给驱动线的定时，其中，所述导通电压是基于所述时钟信号的电压，其中，所述控制单元将控制电压供给所述多个单元电路，所述控制电压用于继续将所述非导通电压供给驱动线，并且其中，所述多个单元电路中的每个包括第一电路、第二电路和第三电路，所述时钟信号、启动信号和终止信号输入到所述第一电路，所述启动信号用于使所述单元电路开始将所述导通电压供给对应的驱动线，所述终止信号用于使所述单元电路停止将所述导通电压供给对应的驱动线，所述第一电路根据输入到所述单元电路的启动信号将所述导通电压供给对应的驱动线，所述第二电路根据输入到所述单元电路的终止信号将输入到所述单元电路的非导通电压供给对应的驱动线，所述第三电路根据输入到所述单元电路的控制电压继续将所述非导通电压供给对应的驱动线。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大藤将人，望月千织，渡边实，横山启吾，川锅润，藤吉健太郎，和山弘，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：