一种无线收发芯片制造技术

本实用新型专利技术提供一种无线收发芯片，包括封装片本体及16个管脚，其中，第一、二管脚分别连接于该封装片本体内部的串行外设接口输入、输出电路；第三、五、八、十一管脚连接于电源电路；第四管脚连接于复位电路；第六、七管脚分别连接于晶体振荡器输出、输入电路；第九、十管脚分别连接于射频输入、输出电路；第十二管脚连接于线性稳压电路；第十三管脚连接于的收发标志位电路；第十四管脚连接于休眠使能电路；第十五管脚连接于公共接地端；第十六管脚连接于时钟电路。本实用新型专利技术的无线收发芯片，运用了新的封装结构，且重新定义了管脚的属性及顺序，进而避免了芯片抄袭者可以不改动电路板的设计就能轻而易举地代替电路板的原芯片的封装片而直接使用的问题。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种半导体芯片，特别是涉及一种高集成度的2. 4GHZ的无线收发芯片。
技术介绍
现今电子产品的微小化以及高运行速度需求不断地增加，而为提高单一半导体封装结构的性能与容量，以符合电子产品小型化的需求，以缩减电子产品整体电路结构体积，并提升电性功能，目前电路板上多数布设有不同功能的半导体芯片，而依据各该半导体芯片的不同封装形态(有引脚或无引脚)对应有不同的封装形式，例如插入式(pin-through)等，使得各该半导体芯片也针对其不同封装形式而有插入式元件(Pin-through-hole;PTH)、或表面贴片兀件(Surface-mount-technology; SMT)等称谓。同时，对应不同封装类型的半导体芯片，其固定技术也不相同。举例来说，对于上述表面贴片元件的固定而言，通常会采取人工或贴片机印刷作业的方式，但无论何种方式，均需将该表面贴片元件的所有引脚对准电路板的焊盘，然后将该表面贴片元件的引脚或其底部的锡球，经由锡膏(solder paste)对应粘接至该电路板的各焊盘上。以高集成度的2.4GHZ的无线收发芯片，其片上集成发射机，接收机，频率综合器，GFSK调制解调器。发射机支持功率可调，接收机采用数字扩展通信机制，在复杂环境和强干扰条件下，可以达到优良的收发性能。外围电路简单，只需搭配MCU以及少数外围被动器件，请参阅图1，显示为有技术中的无线收发芯片的封装结构示意图。如图所示，目前，无线收发芯片I采用的封装方式统一为24管脚的QFN(Quad Flat No-lead Package,方形扁平无引脚封装)封装形式，是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。但是，该种封装形式由于其焊盘和引脚的位置和形状特殊，这种封装形式的芯片在业余条件下焊接极为困难，许多机器工艺都受限制，生产良率不高，尤为重要的是，由于该无线收发芯片封装形式的统一性，使得芯片抄袭者可以不改动电路板的设计就能轻而易举地代替电路板的原芯片的封装片而直接使用。因而，如何提供一种高集成度的2. 4GHZ的无线收发芯片，以避免现有的芯片设计容易被抄袭的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种无线收发芯片，用于解决现有技术中的无线收发芯片设计容易被抄袭的问题。为实现上述目的及其他相关目的，本技术提供一种无线收发芯片，包括封装片本体以及对称排列在所述封装片本体的相对两侧并连接该封装片本体内部电路的16个管脚，其中，第一、二管脚分别连接于该封装片本体内部的串行外设接口输入、输出电路；第三、五、八、i^一管脚连接于该封装片本体内部的电源电路；第四管脚连接于该封装片本体内部的复位电路；第六、七管脚分别连接于该封装片本体内部的晶体振荡器输出、输入电路；第九、十管脚分别连接于该封装片本体内部的射频输入、输出电路；第十二管脚连接于该封装片本体内部的线性稳压电路；第十三管脚连接于该封装片本体内部的收发标志位电路；第十四管脚连接于该封装片本体内部的休眠使能电路；第十五管脚连接于该封装片本体内部的公共接地端；第十六管脚连接于该封装片本体内部的时钟电路。本技术的无线收发芯片为窄间距小外型封装结构。本技术的无线收发芯片为2. 4GHZ的无线收发芯片。本技术的无线收发芯片中，所述第一至第八管脚设置在所述封装片本体的一侧，所述第九至第十六管脚设置在所述封装片本体的另一侧。具体地，对称排列在所述封装片本体的相对两侧的16个管脚的排列顺序为自所述第一管脚起始沿逆时针方向编排直至第十六管脚。本技术的无线收发芯片中，所述第三、五、八管脚连接于该封装片本体内部的 I.8V电源电路；所述第十一管脚连接于该封装片本体内部的射频电源电路。如上所述，本技术的无线收发芯片，运用了新的封装结构，且重新定义了管脚的属性及顺序，进而避免了芯片抄袭者可以不改动电路板的设计就能轻而易举地代替电路板的原芯片封装片而直接使用的问题，而且，本技术的无线收发芯片方便机器焊接，提高了产品的良率，同时方便维修及手工焊接，且可应用到单面板PCB中，本技术的无线收发芯片封装成本较传统的QFN封装形式更为低廉，有利于降低产品的成本。附图说明图I显示为有技术中的无线收发芯片的封装结构示意图。图2显示为本技术无线收发芯片的封装结构俯视图。图3显示为本技术无线收发芯片的封装结构侧视图。元件标号说明1、2无线收发芯片200封装片本体201 第一管脚202 第二管脚203第三管脚204第四管脚205第五管脚206第六管脚207第七管脚208第八管脚209第九管脚210第十管脚211 第^^一管脚212第十二管脚213第十三管脚214第十四管脚215第十五管脚216第十六管脚具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，遂图式中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。·本技术提供一种无线收发芯片2，在本实施例中，所述无线收发芯片2为2.4GHZ的无线收发芯片，应用于遥控、无线键盘鼠标、无线组网、智能家居、工业和商用近距离通信、IP电话，无绳电话、等机器间相互通信领域。请参阅图2及图3，图2显示为本技术无线收发芯片的封装结构俯视图。图3显示为本技术无线收发芯片的封装结构侧视图。如图所示，所述无线收发芯片2包括封装片本体200以及对称排列在所述封装片本体200的相对两侧并连接该封装片本体200内部电路的16个管脚20广216，在本实施例中，无线收发芯片2为窄间距小外型封装(Shrink Small Outline Package, SSOP)结构，具体地,所述第一至第八管脚201 208设置在所述封装片本体200的一侧，所述第九至第十六管脚209 216设置在所述封装片本体200的另一侧，且，对称排列在所述封装片本体200的相对两侧的16个管脚20广216的排列顺序为自所述第一管脚201起始沿逆时针方向编排直至第十六管脚216。需要特别说明的是，本技术的无线收发芯片2的封装片本体200内部电路为2.4GHZ的无线收发芯片的常规电路，在此不予图示及详述，特此述明。下面将针对该窄间距小外型封装结构的16个管脚与内部相关电路的连接关系予以详述。第一管脚201连接于该封装片本体200内部的串行外设接口输入电路，为SPIdata输入脚。第二管脚202分别连接于该封装片本体200内部的串行外设接口输出电路，为SPIdata输出脚。第三管脚203连接于该封装片本体200内部的I. 8V电源电路。第四管脚204连接于该封装片本体200内部的复位电路，具体地，当RST_n为低时，将关闭芯片，电流〈luA，数字部分的值也会失去。如果想保留数本文档来自技高网...

【技术保护点】
一种无线收发芯片，其特征在于：包括封装片本体以及对称排列在所述封装片本体的相对两侧并连接该封装片本体内部电路的16个管脚，其中，第一、二管脚分别连接于该封装片本体内部的串行外设接口输入、输出电路；第三、五、八、十一管脚连接于该封装片本体内部的电源电路；第四管脚连接于该封装片本体内部的复位电路；第六、七管脚分别连接于该封装片本体内部的晶体振荡器输出、输入电路；第九、十管脚分别连接于该封装片本体内部的射频输入、输出电路；第十二管脚连接于该封装片本体内部的线性稳压电路；第十三管脚连接于该封装片本体内部的收发标志位电路；第十四管脚连接于该封装片本体内部的休眠使能电路；第十五管脚连接于该封装片本体内部的公共接地端；第十六管脚连接于该封装片本体内部的时钟电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄保黔，邓植元，
申请(专利权)人：苏州联科盛世科技有限公司，
类型：实用新型
国别省市：