一种基于FPGA的多路模拟切换装置制造方法及图纸

本实用新型专利技术提供了一种基于FPGA的多路模拟切换装置，该装置包含：N片用以将模拟信号转换为数字信号的AD芯片、N片用以将数字信号转换为模拟信号的DA芯片及现场可编程门阵列FPGA芯片；FPGA芯片在上电后从外部加载配置信息及时钟信息，利用时钟信息生成FPGA时钟频率，利用配置信息生成一个用以表示输入与输出间连接关系的真值表；FPGA芯片将任一AD芯片输入的数字信号进行缓存，利用AD芯片的地址信息及真值表进行逻辑运算，获得用以输出数字信号的DA芯片的地址信息，根据DA芯片的地址信息输出缓存的来自AD芯片的数字信号至DA芯片。采用本实用新型专利技术的装置，能够进行任一输入与任一输出间的切换，降低硬件成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及现场可编程门阵列(Field Programmable Gate Array, FPGA)技术，特别涉及ー种基于FPGA的多路模拟切換装置。技术背景模拟切换子单元即基于模拟信号来选择输入接口和输出接ロ，在选择的输入接ロ和输出接ロ之间搭建传输模拟信号的电路。现有的模拟切换子单元通常包含以下两种结构第一种模拟切換子单元是利用如继电器的电控制器件实现模拟切換，即利用电平控制如继电器的电控制器件的通断，实现输出电路与输入电路之间的断开和连接；第二种模拟切換子单元是根据电路原理，利用芯片内部电路的导通或关闭进行输入接口和输出接ロ间的电路选择，通过电平进行控制完成一路输入输出信号的选择。目前，模拟切换子单元主要采用模拟切换芯片来实现模拟切換，比如美信公司(Maxim Integrated Products)生产的 MAX9675 芯片，MAX9675 芯片支持 16 路输入和 16 路输出。图I为现有的采用模拟切换芯片的多路模拟切換装置的结构示意图。图I所示的现有的多路模拟切換装置实现了 128路输入和32路输出，其中，同一行中的位于第二列的芯片与位于第一列的芯片共用相同的16路输入，比如，IN (0-15)为编号为0-15的16路输入，IN (16-31)为编号16-31的16路输入，IN (32-47)为编号为32-47的16路输入，IN(48-63)为编号48-63的16路输入；同一行中的位于第四列的芯片与位于第三列的芯片共用相同的16路输入，比如，IN (64-79)为编号为64-79的16路输入，IN (80-95)为编号为80-95的16路输入，IN (96-111)为编号为96-111的16路输入，IN (112-127)为编号为112-127的16路输入；同一列中的芯片的16路输出并联连接形成装置的16路输出，且位于第一列的芯片的16路输出与位于第三列的芯片的16路输出并联连接，位于第二列的芯片的16路输出与位于第四列的芯片的16路输出并联连接，比如位于第一列的4片芯片的并联后形成的16路输出与位于第三列的4片芯片的并联后形成的16路输出并联连接，形成装置的编号为0-15的16路输出，即OUTPUTS (0-15);位于第二列的4片芯片的并联后形成的16路输出与位于第四列的4片芯片的并联后形成的16路输出并联连接，形成装置的编号为16-32的16路输出，即OUTPUTS (16-32)。现有的多路模拟切換装置不仅硬件成本较高，而且在需要支持较多路的模拟切換时，芯片间的连接较为复杂，受到模拟切換芯片的输入与输出的限制，由模拟切換芯片组成的多路模拟切換装置无法实现任ー输入与任ー输出之间的切換。
技术实现思路
有鉴于此，本技术的目的在于提供一种基于FPGA的多路模拟切換装置，该装置能够进行任一输入与任一输出间的切換，降低硬件成本。为达到上述目的，本技术的技术方案具体是这样实现的—种基于FPGA的多路模拟切換装置，该装置包含N片模拟信号转换成数字信号AD芯片、N片数字信号转换成模拟信号DA芯片及现场可编程门阵列FPGA芯片；所述N为大于I的整数；所述FPGA芯片分别连接所述N片AD芯片及所述N片DA芯片；任一 AD芯片将接收到的模拟信号转换为数字信号，并输出至所述FPGA芯片；所述FPGA芯片在上电后从外部加载配置信息及时钟信息，利用时钟信息生成FPGA时钟频率，利用配置信息生成一个用以表示输入与输出间连接关系的真值表；所述FPGA芯片将任一 AD芯片输入的数字信号进行缓存，利用所述AD芯片的地址信息及所述真值表进行逻辑运算，获得用以输出数字信号的DA芯片的地址信息，根据DA芯片的地址信息输出缓存的来自所述AD芯片的数字信号； 任一 DA芯片将所述FPGA芯片输出的数字信号转换为模拟信号并输出。上述装置中，所述FPGA芯片包含可编程输入输出单元Ι0Β、基本可编程逻辑单元·CLB及时钟管理单元DCM ；所述IOB分别连接所述N片AD芯片、所述N片DA芯片及所述CLB，所述CLB连接所述DCM ；所述DCM在上电后从外部加载时钟信息，对时钟信息进行分倍频或相位处理后，获得FPGA时钟频率并输出至所述CLB ；所述IOB接收所述任一 AD芯片输出的数字信号，根据所述CLB输出的地址信息，输出来自所述CLB的数字信号至DA芯片；所述CLB在上电后从外部加载配置信息,利用配置信息生成一个用以表不输入与输出间连接关系的真值表，根据FPGA时钟频率从所述IOB采样数字信号并进行缓存，从所述IOB读取输入数字信号的所述AD芯片的地址信息，利用所述AD芯片的地址信息及所述真值表进行逻辑运算，获得用以输出数字信号的DA芯片的地址信息，根据DA芯片的地址信息输出缓存的数字信号至所述Ι0Β。上述装置中，所述IOB包含N个输入子单元、N个输入接口、N个输出子单元及N个输出接口；任一输入子单元通过输入接口连接一个AD芯片，任一输出子单元通过输出接口连接一个DA芯片；所述输入子单元接收通过输入接口连接的AD芯片输出的数字信号，将外部输入的使能信号输出至所述CLB ;所述使能信号为确定输入子单元的身份标识的信号；所述N个输出子单元中与来自所述CLB的地址信息匹配的输出子单元，将来自所述CLB的数字信号输出至其通过输出接口连接的DA芯片。上述装置贺总，所述CLB包含切换子单元、查找表子单元及随机存储器RAM ；所述切换子单元分别连接所述N个输入子单元、所述N个输出子单元、所述DCM、所述RAM及所述查找表子单元；所述RAM用以缓存来自所述切换子单元的数字信号；所述查找表子单元在上电后从外部加载配置信息，利用配置信息生成一个用以表示输入与输出间连接关系的真值表及逻辑算法，缓存所述真值表及逻辑算法；所述真值表保存有输入地址信息及与其有连接关系的输出地址信息；所述切换子单元根据接收到的使能信号确定输入数字信号的输入子单元，根据FPGA时钟频率从所述输入子単元中采样数字信号，将数字信号写入所述RAM ；所述切换子単元根据接收到的使能信号，从所述IOB获取输入数字信号的输入子単元的地址信息，根据地址信息从所述查找表子単元缓存的所述真值表中查找逻辑算法，根据逻辑算法及所述输入子単元的地址信息生成用以确定所述DA芯片连接的输出子単元的地址信息，输出地址信息及及所述RAM缓存的数字信号至所述I0B。由上述的技术方案可见，本技术提供了一种基于FPGA的多路模拟切換装置，FPGA芯片分别连接N片AD芯片及N片DA芯片；任一 AD芯片将接收到的模拟信号转换为数字信号，并输出至FPGA芯片；FPGA芯片在上电后从外部加载配置信息及时钟信息，利用时钟信息生成FPGA时钟频率，利用配置信息生成一个用以表示输入与输出间连接关系的真值表；FPGA芯片将任一 AD芯片输入的数字信号进行缓存，利用AD芯片的地址信息及真值表进行逻辑运算，获得用以输出数字信号的DA芯片的地址信息，根据DA芯片的地址信息输出缓存的来自AD芯片的数字信号；任一 DA芯片将FPGA芯片输出的数字信号转换为模拟信号并输出。采用本技术的装置能够进行任一输入与任一输出间的切換，降低硬件成本。 附图说明图I为现有的采用模拟切换芯片的多路模拟切換装置的结构示意本文档来自技高网...

【技术保护点】
一种基于FPGA的多路模拟切换装置，其特征在于，该装置包含：N片模拟信号转换成数字信号AD芯片、N片数字信号转换成模拟信号DA芯片及现场可编程门阵列FPGA芯片；所述N为大于1的整数；所述FPGA芯片分别连接所述N片AD芯片及所述N片DA芯片；任一AD芯片将接收到的模拟信号转换为数字信号，并输出至所述FPGA芯片；所述FPGA芯片在上电后从外部加载配置信息及时钟信息，利用时钟信息生成FPGA时钟频率，利用配置信息生成一个用以表示输入与输出间连接关系的真值表；所述FPGA芯片将任一AD芯片输入的数字信号进行缓存，利用所述AD芯片的地址信息及所述真值表进行逻辑运算，获得用以输出数字信号的DA芯片的地址信息，根据DA芯片的地址信息输出缓存的来自所述AD芯片的数字信号；任一DA芯片将所述FPGA芯片输出的数字信号转换为模拟信号并输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：连文泰，文雯，徐宁，
申请(专利权)人：杭州海康威视数字技术股份有限公司，
类型：实用新型
国别省市：