本发明专利技术涉及一种集成电路器件（100），其包括具有顶面的衬底（110），该顶面包括衬底焊盘（112）；以及包括半导体衬底（105）的贯穿衬底通孔（115）芯片，半导体衬底（105）包括具有有源电路的顶部半导体表面（106）和底表面（106）。顶部半导体表面（107）包括在衬底顶表面上耦合到衬底焊盘的结合连接器（109）。多个贯穿衬底通孔（TSV）包括从顶侧半导体表面延伸到凸出TSV尖端（121）的内部金属芯（125），该TSV尖端（121）从底表面向外延伸。多个TSV的至少一个是伪TSV（120），伪TSV（120）具有其凸出TSV尖端，该凸出TSV尖端没有到其上的任何电气连接，并且提供另外表面积从而增强从TSV芯片的底侧散热。
【技术实现步骤摘要】
【国外来华专利技术】
公开的实施例涉及包括贯穿衬底通孔例如贯穿硅通孔的集成电路(1C)。
技术介绍
在半导体晶片上制造的大規模IC芯片中，电子信号由电流携帯通过导体和晶体管。在IC芯片中由电流携帯的能量以热量的形式沿电流流过IC的路径部分耗散。在IC中生成的热量P是动态功率Pd和静态功率Ps之和P=PD+Ps=ACV2f+VIleak 其中A是栅极活性因数，C是全部栅极的总电容负载，V2是峰到峰电源电压摆动，f是频率，并且Ilrak是泄漏电流。静态功率项Ps=VIleak是由于泄漏电流Ileak耗散的静态功率。动态功率项PD=ACV2f是从IC电容负载的充电和放电耗散的动态功率。IC芯片的另一特性是芯片上温度的不均匀分布。越来越多的功能块集成在片上系统(SOC)设计中的单芯片中。较高的功率密度块产生不均匀的温度分布，并在芯片上导致“热点或过热点”，也称为“热块或过热块”。过热点能够导致跨芯片约5°C到大致30°C的温差。由于载流子迁移率与温度成反比，因此时钟速度通常是为了芯片上的最热点而设计。因此，热设计由这些片上热点的温度驱动。同样，如果由于跨芯片的片上温度变化因此没有跨IC芯片实现均匀载流子迁移率，这可能导致信号速度和复杂化电路定时控制的变化。包括落入式散热器、散热片和热管的散热器过去一直用来增强IC封装的热性能。另外，另一已知方法是将高导热率罩盖直接附加到芯片的后侧，从而改善散热。伴随已知实践的显著问题是其中热点被定位的芯片前侧(例如，接近晶体管切換发生处)必须用于布线，并且在连接到散热装置之前，在操作期间生成的热必须通过IC芯片的衬底的整个厚度引出到它的底侧，因此散热效率低。
技术实现思路
公开的实施例描述IC器件，其包含具有顶表面的衬底，该顶表面包括衬底焊盘，以及在衬底顶表面上的TSV (硅通孔)芯片。TSV芯片包含顶侧半导体表面和底表面，该顶侧半导体表面包括有源电路，其中该顶侧半导体表面包括耦合到在衬底的顶表面上的衬底焊盘的结合连接器。多个TSV在IC芯片上，其包含从顶侧半导体表面延伸到凸出TSV尖端的内金属芯，所述凸出的TSV尖端从底表面向外延伸。多个TSV的至少ー个是“伪TSV”，其在此被定义为没有用于IC器件的电气功能的TSV0除了没有任何连到其上的电器连接之外，伪TSV具有其凸出的TSV尖端。伪TSV可以与在此称为“有源TSV”的常规功能TSV对照，该常规功能TSV包括到TSV尖端的电气连接，以便为IC器件，例如为将VDD、VSS或源自TSV芯片的信号耦合到在TSV芯片上面或下面的其它电路(例如，另ー IC或分立元件)，提供电气功能。所公开的实施例通过TSV芯片的衬底(例如硅)提供比常规导热路径更高导热率的路径，该路径改善从芯片顶侧到芯片底侧的传热。凸出TSV尖端显著增加TSV芯片底侧上的表面积，这显著改善辐射传热并因此改善散热。本专利技术认识到因为如铜类的金属具有比大多数衬底材料更高的导热率，所以TSV的内部金属芯为源自顶侧半导体表面和底表面的传热提供降低的热阻。例如，与具有约168ff/m-K的导热率的硅比较，铜具有约398W/m-K的导热率。对于衬底例如绝缘体上的半导体(301)、6&48、66、3“以及除块Si之外的其它半导体，衬底的导热率可能甚至更低。附图说明下面參考附图对示例实施例进行描述，其中图I是根据一公开的示例实施例的在衬底上包含TSV芯片的IC器件的侧视图，其中TSV芯片包括为源自TSV芯片的增强传热具有凸出尖端的多个伪TSV。图2是根据一公开的示例实施例的在封装衬底上的TSV芯片上包含顶侧器件的IC器件的侧视图，其中TSV芯片包括为增强传热具有凸出尖端的多个伪TSV和多个常 规有源TSV，并且其中顶侧器件通过到有源TSV的连接耦合到TSV芯片。图3是根据所公开的示例实施例的TSV芯片的图示，其中TSV包含遍及TSV芯片基本均匀排列的多个伪TSV。图4是根据一公开的示例实施例的包含TSV芯片的IC器件的一部分和顶侧器件的简化剖面图，该TSV芯片包括TSV阵列，该TSV阵列包括有源TSV和多个伪TSV，该顶侧器件通过到有源TSV的连接来耦合到TSV芯片。图5是根据一公开的示例实施例的包括TSV阵列的TSV芯片的一部分的简化剖面图，该TSV阵列包括顶表面偏移TSV。具体实施例方式图I说明根据一公开的不例实施例在衬底110上包含TSV芯片115的不例IC器件100，其中TSV芯片115包括具有凸出TSV尖端121的多个伪TSV 120，凸出TSV尖端121为源自TSV芯片的增强传热在TSV芯片115的底表面106上提供另外的表面积。TSV芯片包括含半导体的衬底105，该含半导体的衬底105包括顶侧半导体表面107和底表面106。所显示的顶侧半导体表面107包括显示为连接到TSV芯片115上连接到焊盘(未示出)的支柱(例如,可以焊接加盖的铜支柱)的结合连接器109。衬底105可以包含各种衬底，例如含硅衬底(例如块硅衬底)、硅锗、碳化硅、GaN或绝缘体上硅(SOI)衬底。如上面提到，由于“伪TSV，，的凸出TSV尖端没有到其上的任何电气连接，因此“伪TSV”是没有用于IC器件100的电气功能的TSV。伪TSV可以与常规有源TSV对照，该常规有源TSV包括到TSV尖端的电气连接以便为IC器件提供电气功能，通常传输VSS、VDD或信号到TSV芯片上面或下面的器件。如在图I中示出，全部TSV是伪TSV 120。凸出TSV尖端121的长度(或尖端高度)通常是从5到50 μ m,并且TSV 120的剖面面积定义尺寸(例如直径)一般是从8到40 μ m。尽管TSV在此一般描述为具有圆形剖面，但TSV可以具有包括例如矩形或正方形的其它剖面形状。衬底110被显示为具有球栅阵列的(BGA) 111的印刷电路板(PCB)衬底。衬底110可以包含各种其它衬底，例如有机衬底、陶瓷衬底、硅衬底或硅中介板(siliconinterposer)。衬底110包括衬底焊盘112，衬底焊盘112在TSV芯片115上耦合到显示为支柱的结合连接器109。多个伪TSV 120被示出包含从顶侧半导体表面107延伸到凸出TSV尖端121的内部金属芯125，凸出TSV尖端121从底表面106延伸。多个伪TSV 120还被示出包括介电衬层(dielectric liner)126。看到TSV尖端121没有介电衬层126，并且更一般地TSV尖端121的长度的至少50%没有介电衬层126。图2图解根据一公开实施例的在封装衬底110上的TSV芯片115上包含顶侧器件230的IC器件200，其中TSV芯片115包括具有凸出TSV尖端121的多个伪TSV 120和多个常规有源TSV 130，其中顶侧器件230通过到有源TSV 130的连接来耦合到TSV芯片115。顶侧器件230可以包括耦合到多个有源TSV 130的至少ー个1C。顶侧器件230也可以包含IC之外的器件，例如包含电容器、电阻器等，从而提供在本领域中称为“集成的各向异性芯片集成”的堆叠。IC器件200和其它IC器件在此被示出没有罩盖。然而，在其它实施例中包括罩 盖。罩盖可以用各种方式附加，包括使用导热粘合胶、片材、油脂或导热粘合剤。具有回流的焊膏是另ー示例附加或连接物选项。图本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：K·马瓦塔里，K·奥亚，Y·尤米达，J·A·韦斯特，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。