提供了一种用于仿真高速通信链路系统的链路仿真工具。通信链路可以包括链路子系统例如传输（TX）电路、接收（TX）电路、提供参考时钟信号到TX和RX电路的振荡器电路、以及将该TX和RX电路链接的信道。该链路仿真工具使用行为模型可以将该子系统的每个建模。该行为模型可以包括特征函数例如传递函数、概率密度函数和眼特征。该链路仿真工具可以具有链路分析引擎，该链路分析引擎能够执行二维（二变量）卷积运算，并在由行为模型提供的特征函数上应用双域（频率-时间）变换，以便仿真在该链路系统的性能。该链路仿真工具可以具有允许用户指定所希望的链路参数的输入屏幕和显示仿真结果的数据显示屏幕。
【技术实现步骤摘要】
【国外来华专利技术】用于高速通信链路的仿真工具本申请要求于2010年4月19日提交的美国专利申请12/762，848的优先权和权.、Mo
技术介绍
一种典型通信链路包括一个传输机(TX)模块、一个接收机(RX)模块和将TX模块连接到RX模块的一个信道。TX模块传输串行数据位流穿过信道到RX模块。典型的高速传输数据速率可以高达10 Gbps (每秒吉位)。在这样的高数据速率操作的通信链路经常称为闻速串行链路或闻速i/o链路。电路仿真工具例如SPICE已用来仿真通信链路的行为。通信链路的TX模块通常·包括一个驱动电路。SPICE可以仿真驱动电路的确定性行为，但忽略非确定性效应例如噪声和抖动。使用HSPICE在晶体管级仿真通信链路可以经常为充分的测试覆盖花费数小时或数天。这样的长测试时间是不希望的。基于行为的仿真工具已发展从而克服HSPICE的缺点。可从California, San Jose的Altera公司获得的预加重均衡链路估算器(PELE)是基于行为的仿真工具的实例。PELE考虑确定性特征，并基于一维统计建模执行仿真(例如，该工具将影响定时但不影响传输信号幅值的确定性来源建模)以便为TX预加重和RX线性均衡确定最优系数。结果，因为不考虑随机特征例如随机抖动和噪声，所以PELE和其他常规基于行为的仿真工具不总是能够将高速通信链路，例如在大于10 Gbps的数据速率操作的链路按希望准确建模。
技术实现思路
提供了一种用于仿真高速通信链路的链路仿真工具。通信链路可以包括传输(TX)电路、接收(RX)电路和将TX与RX电路链接的一个信道。该TX电路可以包括一个TX数据模块、一个TX均衡器、一个驱动器、一个锁相环路(PLL)、以及一个TX振荡器。该TX数据模块可以馈送数据到该TX均衡器。该TX均衡器可以输出数据到该驱动器。该TX PLL可以从该TX振荡器接收一个参考时钟信号，并可以控制该TX数据模块、TX均衡器和驱动器的定时以便在一个所希望的传输数据速率操作。该驱动器可以输出带有充足强度的信号穿过该信道。该TX电路可以包括一个缓冲器、一个RX均衡器、一个寄存器(例如，一个触发器)、一个RX数据模块、一个RX PLL、以及一个RX振荡器。TX和RX振荡器可以片上或片外形成。该缓冲器可以接收经由该信道传输的信号。该缓冲器可以输出信号到该RX均衡器。该RX均衡器可以为锁存提供信号到该寄存器。该触发器可以馈送锁存数据到该RX数据模块。该RX PLL可以从该RX振荡器接收一个参考时钟信号，并可以包括一个时钟恢复电路(CRC)，该CRC基于该所接收信号的数据速率生成带有一个恢复时钟率的一个恢复数据时钟信号。该RX PLL可以控制该RX均衡器、该寄存器和该RX数据模块的定时以便在该恢复时钟率操作。该TX电路、该RX电路和该信道可以由对应行为模型表示。这些行为模型可以包括特征传递函数、概率密度函数(PDF)、眼图等。链路仿真工具可以在这些特征函数上执行二维卷积和双域变换(例如，频率到时间域变换，如快速傅里叶变换FFT或拉普拉斯变换)，以便为同时仿真的该通信链路的每个将每个链路子系统的行为建模。该链路仿真工具可以提供向用户呈现指定链路仿真工具设置的机会的一个输入屏幕。该链路仿真工具设置输入屏幕允许用户指定所希望的数据速率、数据模式文件、信道模式文件、TX/RX设置、抖动和噪声电平、以及其他设置。该链路仿真工具还可以提供向用户呈现调整数据显示设置的机会的一个数据显示屏幕。该数据显示屏幕允许用户指定所希望的图表设置、测试点、目标误码率(BER)、眼图表类型、轴标度等。该数据显示屏幕可以显示相对应的数据图，例如2D眼图、噪声和抖动直方图、3D BER眼图表、相关联BER图表(例如，澡盆曲线)、眼张开特征(例如，眼高度和眼宽FfrA坐坐/又)，寸寸O 该链路仿真工具可以包括执行仿真计算的一个链路分析引擎。该链路仿真工具可以向用于为专用集成电路(ASIC)或可编程逻辑器件(PLD)集成电路分别设计高速通信链路的定制逻辑或可编程逻辑设计工具提供仿真结果。本专利技术的进一步特征、其性质和各种优点将从附图和以下详细描述变得更明显。附图说明图I是根据本专利技术的实施方案的示例性通信链路的电路图。图2是根据本专利技术的实施方案的示例性传输(TX)电路的示意图。图3A是根据本专利技术的实施方案的由数据源生成的示例性数据流的定时图。图3B是根据本专利技术的实施方案的图3A的数据流的眼图。图4A是根据本专利技术的实施方案的带有抖动的示例性参考时钟信号的定时图。图4B是根据本专利技术的实施方案的关于图4A所示的参考时钟抖动的概率密度函数(PDF)0图5是根据本专利技术的实施方案的示例性锁相环路(PLL)的传递函数。图6是根据本专利技术的实施方案的示例性锁相环路(PLL)的概率密度函数(PDF)。图7是根据本专利技术的实施方案的示例性均衡器的传递函数。图8A是根据本专利技术的实施方案的在传输驱动器的输入端的示例性数据流的定时图。图SB是根据本专利技术的实施方案的图8A的示例性数据流的眼图。图9是根据本专利技术的实施方案的示例性传输驱动器的传递函数。图10是根据本专利技术的实施方案的示例性传输封装电路的传递函数。图IlA是根据本专利技术的实施方案的在传输驱动器的输出端的带有抖动和噪声的示例性数据流的定时图。图IlB是根据本专利技术的实施方案的图IlA的示例性数据流的眼图。图12A是根据本专利技术的实施方案的在信道的输入端的带有抖动和噪声的示例性数据流的定时图。图12B是根据本专利技术的实施方案的图12A的示例性数据流的眼图。图13是根据本专利技术的实施方案的示出了示例性链路仿真工具怎样可以用来设计定制逻辑和可编程逻辑电路的图示。图14是根据本专利技术的实施方案的可以呈现以便向用户提供输入链路仿真工具设置的机会的示例性输入屏幕。图15和16是根据本专利技术的实施方案的可以呈现以便向用户提供选择所希望显示选项的机会的示例性数据显示屏幕。图17是根据本专利技术的实施方案的示例性BER (误码率)轮廓图表。图18是根据本专利技术的实施方案的示例性可编程逻辑器件(PLD)的图示。图19是根据本专利技术的实施方案的示出可编程逻辑器件配置数据怎样由逻辑设计系统创造，并加载到可编程逻辑器件以便在系统中为操作配置该器件的图示。图20是根据本专利技术的实施方案的包括在运行图13中所示类型的通信链路仿真工 具中的示例性步骤的流程图。具体实施例方式本专利技术的实施方案涉及通信链路，并更特别涉及仿真通信链路性能的仿真工具。通信链路普遍用来在分离集成电路封装、印刷电路板等之间传送数据。这样的通信链路可以用来连接包括通信能力的集成电路，例如存储器芯片、数字信号处理电路、微处理器、专用集成电路、可编程逻辑器件集成电路、现场可编程门阵列、专用标准产品、或任何其他合适集成电路。其中链路承载高速数据信号的系统典型地是对设计的最大挑战之一。例如，高速链路可以在每秒若干吉位承载数据。高速链路在图I中示出。高速链路10可以包括传输机(TX)电路例如TX电路62、信道例如信道66、以及接收机(RX)电路例如RX电路64。信道(信道子系统)66可以将TX电路62连接到RX电路64。TX电路62可以在第一集成电路上形成，而RX电路64可以在第二集成电路上形成(作为实例)。第一和第二集成电路可以安装在印刷电路板(PCB)上。信本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：P·李，M·斯玛瑙茨，T·M·灿，S·舒马拉耶夫，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。