一种门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。相应的，本发明专利技术还提供了一种基于片上系统验证平台的功耗分析方法。本发明专利技术的功耗分析装置，可以在SoC后端实现之前，评估整个系统的运行状态，并能够实时估算被测试模块的功耗水平，最后给出系统的整体性能指标。从而可以大大提高SoC一次性流片的成功率。
【技术实现步骤摘要】
本专利技术涉及集成电路设计领域，特别涉及一种。
技术介绍
超大規模(VLSI)集成电路的功耗随着集成电路制造技术的发展成倍增长，而功耗及散热问题一直是制约着集成电路设计的重要因素，它不但影响着电池的连续工作时间及散热量，更在很大程度上决定着芯片的成本和可靠性，低功耗己经成为与面积和性能同等重要的设计目标。在芯片设计过程中，功耗分析可以分为几个层次，自下而上分别是版图级、晶体管级、门级、寄存器传输级(RTL)、结构级和算法级。对芯片设计进行功耗优化和低功耗设计的 前提是要能对功耗进行评估和分析。门级功耗分析兼有精度高，分析速度快的优点。现有的功耗分析设备都是针对家用电器、办公设备等强电产品提出的，在弱电市场上，特别在芯片设计领域，目前还没有一款与硬件平台相联系的功耗分析装置。虽然ー些EDA软件生产厂商可以提供功耗分析软件，比如Synopsys公司的PrmeTime,该工具可以在芯片设计的门级层次进行功耗分析；可是其测试激励等仿真模型与实际情况存在一定的差别，所以ー款结合实际的硬件平台进行门级功耗分析的装置和方法，是目前集成电路设计市场上的ー个迫切需求。
技术实现思路
针对以上提出的功耗分析工具不够完善的问题，本方案提出了一种基于硬件平台的门级功耗分析装置。方案基于硬件平台，设计了捕获模块，并结合上位机的功耗分析模型，实现了针对测量系统当前的工作性能水平和被检测模块功耗水平的硬件平台测试方案。方案应用于无线通信SoC芯片中，可以在SoC前端设计时进行功耗分析，使得SoC功耗评估及优化方案可以提早实现，从而可以大大提高SoC —次流片的成功率。本专利技术提供一种基于硬件平台的门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。其中，所述硬件平台包括可编程逻辑验证単元、中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元；矢量捕获模块和存储模块位于可编程逻辑验证単元中，控制模块包括中央处理核心控制单元和数字信号协处理単元。其捕获的信号包括控制信号、数据信号和地址信号，所述信号由所述中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元提供。矢量捕获模块通过AHB总线与控制模块相连。可编程逻辑验证单元通过JTAG接ロ与上位机相连，存储的信号通过JTAG接ロ传输到上位机中。另外，本专利技术提供一种基于硬件平台的门级功耗分析方法，包括a)由硬件平台捕获实时信号状态，存储并传送至上位机，在上位机中生成信号状态列表文件，所述信号状态列表文件包含信号的名称、采样周期和信号状态；b)根据所述信号状态列表文件对门级电路进行仿真，生成门级波形转换文件，所述门级波形转换文件包含了所有信号的翻转信息；c)建立门级功耗模型，所述门级功耗模型即为门级功耗的计算公式，根据エ艺条件确定模型中各个參数的值；d)根据门级波形转换文件和门级功耗模型进行门级功耗分析。在所述步骤a)中，所述实时信号状态由矢量捕获模块在控制模块的时钟控制下捕获，并保存到对应的存储模块中，所述矢量捕获模块、控制模块和存储模块均位于硬件平 台上。所述实时信号包括控制信号、数据信号和地址信号，所述实时信号由硬件平台上的中央处理核心控制单元、数字信号协处理単元和模数/数模转换単元提供。在所述步骤b)中，所述信号的翻转信息包括翻转密度和静态概率。在所述步骤b)中，所述门级电路由寄存器传输级设计并综合得到。在所述步骤c)中，门级功耗模型包括开关功耗模型、短路功耗模型和静态功耗模型。所述静态功耗模型由门级电路的泄漏电流和电源电压決定。所述开关功耗模型由控制信号频率、电源电压以及所有门级电路节点的翻转密度和输出电容決定。所述短路功耗模型与开关功耗模型近似线性关系，其线性系数通过实验统计得到。在所述步骤d)中，所述功耗分析包括功耗密度在各个功能模块之间的分布；动态功耗、静态功耗所占的比重 ’总的平均功耗和运行中出现的峰值功耗。所述动态功耗通过将所述信号的翻转密度代入所述开关功耗模型和短路功耗模型中计算得到。与现有技术相比，采用本专利技术提供的技术方案具有以下优点本专利技术的功耗分析装置和方法，可以在SoC后端实现之前，评估整个系统的运行状态，井能够实时估算被测试模块的功耗水平，最后给出系统的整体性能指标。基于上述优点，本装置和方法可以大大提高SoC —次性流片的成功率。附图说明通过阅读參照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显图I为现有技术的SoC验证平台逻辑结构图；图2为根据本专利技术的基于SoC验证平台的功耗分析逻辑关系图；图3为根据本专利技术的功耗分析方法中信号状态列表文件转换为翻转密度文件的示意图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出。下面通过參考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复參考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本专利技术提供了各种特定的エ艺和材料的例子，但是本领域技术人员可以意识到其他エ艺的可应用于性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定按比例绘制。本专利技术省略了对公知组件和处理技术及エ艺的描述以避免不必要地限制本专利技术。下面，參考图I和图2，对基于SoC验证平台的功耗分析装置进行具体的描述。參考图1，硬件平台以SoC验证平台为例，包括可编程(FPGA)逻辑验证单元、中央处理(CPU)核心控制单元、数字信号(DSP)协处理単元和模数/数模(AD/DA)转换单元。由于该平台主要针对无线通信SoC芯片系统级验证及功耗统计时使用，为了使平台可以采集和处理外界信号，所以平台包含了 AD/DA转换单元。平台还可以包含射频单元，实现基带 信号与频带信号之间的频率搬移，并最终经由天线实现数据的发射和接收。各単元的功能如下FPGA逻辑验证单元主要完成SoC物理层的调试及验证工作；CPU核心控制单元一般采用ARM架构，主要协调系统中各模块之间的工作，并实现SoC媒体控制层的控制和调试エ作；DSP协处理単元主要协助FPGA逻辑验证单元完成物理层数据流的连通工作；AD/DA转换单元完成模拟信号与数字信号之间的转换，从而实现真实数据的输入和输出。本专利技术提供的基于硬件平台的功耗分析装置，包括矢量捕获模块(VCM)、控制模块、存储模块和功耗分析模块。基于图I所示的SoC验证平台，控制模块包括CPU核心控制単元和DSP协处理単元，其作用是为捕获单元提供时钟控制信号；矢量捕获模块与存储模块位于FPGA逻辑验证单元中，其中矢量捕获模块可以为一段Verilog代码，在时钟信号的控制下实时获取系统输入信号，并控本文档来自技高网...
【技术保护点】
一种基于硬件平台的门级功耗分析装置，包括矢量捕获模块、控制模块、存储模块和功耗分析模块，其中矢量捕获模块、控制模块和存储模块位于硬件平台上，功耗分析模块位于上位机中；控制模块为硬件平台的工作及信号捕获提供时钟控制信号，矢量捕获模块在时钟控制下捕获实时信号状态，存储模块用于存储捕获的信号，功耗分析模块根据捕获信号生成门级波形转换文件，建立门级功耗模型并完成功耗分析。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵新超，陈岚，雷韶华，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。