两阶梯多蚀刻LDMOS栅形成制造技术

一种制造晶体管的方法，所述方法包括蚀刻栅极的第一侧，所述栅极包含形成在基板上的氧化物层及形成于所述氧化物层上的导电材料，所述蚀刻步骤移除所述导电材料的第一部分；注入掺杂区至所述基板内，使得所述掺杂区自我对准；以及蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。

【技术实现步骤摘要】
【国外来华专利技术】
本案揭示内容大体上涉及半导体元件，更明确而言是有关横向双扩散金属氧化物半导体(LDMOS)元件。
技术介绍
电压调节器(例如，直流对直流转换器)是用以为电子系统提供稳定电压来源。特别是需要有效率的DC对DC转换器以用于管理诸如笔记型电脑及行动电话等低功率装置的电力。已知交换式电压调节器(或简称“交换式调节器”)是一种有效率的DC对DC转换 器。交换式调节器产生输出电压的方式是将直流(DC)输入电压转换成一高频电压并且过滤所述高频输入电压而产生所述输出DC电压。特别是，所述交换式调节器包含一个切换器(switch)，以使直流输入电压来源(例如电池)与负载(例如集成电路)耦接或断开。输出滤波器(通常包含电感器及电容器)耦接在所述输入电压来源与所述负载之间以过滤所述切换器的输出，从而提供直流输出电压。控制器(例如脉波宽度调变器或脉波频率调变器)控制着所述切换器以维持实质恒定的直流输出电压。由于LDMOS(横向双扩散金属氧化物半导体)晶体管具有特殊的导通电阻(on-resistance)及漏极-源极击穿电压，LDMOS晶体管被用于交换式调节器中。
技术实现思路
在一个方面中，晶体管包含源极区、漏极区及栅极，所述源极区包含注入基板内的第一掺杂区，所述漏极区包含注入基板内的第二掺杂区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侦牝所述第一侧形成在所述第一掺杂区的一部分上并且所述第二侧形成在所述第二掺杂区的一部分上，所述第一侧具有小于约100人的厚度，且所述第二侧所具有的厚度等于或大于125A。实施例可能包含一或多个下述特征。所述第二侧的厚度可至少是第一侧的厚度的五倍。所述第一侧的厚度可约为70人或更小。所述第一侧的厚度可约为35人或更小。源极可能包含自我对准的第三掺杂区。第三掺杂区的最大掺杂浓度可介于约Ixio17原子/平方厘米至IxlO18原子/平方厘米(atoms/cm2)。在表面处邻近所述氧化物层的所述第三掺杂区的掺杂浓度可能低于约5xl017原子/平方厘米。所述掺杂浓度可能低于约3xl017原子/平方厘米。第三掺杂区可能位在晶体管的电流路径中。所述第二侧可具有介于约120人至800人的厚度，例如介于约200人至400人。所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。另一个方面中，晶体管包含源极区、漏极区以及栅极，所述源极区包含注入基板内的第一掺杂区，所述漏极区包含注入基板内的第二掺杂区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侧，所述第一侧形成在所述第一掺杂区的一部分上并且所述第二侧形成在所述第二掺杂区的一部分上，所述第一侧所具有的厚度可使得所述晶体管的启动电压(turn-onvoltage)小于O. 6伏特。实施例可包含一或多个下列特征。所述晶体管的启动电压可介于O. 4至O. 5伏特(V)。所述源极可包含自我对准的第三掺杂区。第三掺杂区的最大掺杂浓度可介于约IxlO17原子/平方厘米至IxlO18原子/平方厘米。在表面处邻近所述氧化物层的第三掺杂区的掺杂浓度可能低于约5xl017原子/平方厘米。所述掺杂浓度可能低于约3xl017原子/平方厘米。第三掺杂区可能位在所述晶体管的电流路径中。所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。在另一个方面中，晶体管包含源极区、漏极区、内部本征二极管(intrinsicdiode)以及栅极，所述源极区包含注入基板内的第一掺杂区，所述漏极区包含注入所述基板内的第二掺杂区，并且所述栅极包含形成于所述基板上的氧化物层以及形成于所述氧化物层上的导电材料，所述氧化物层包含第一侧与第二侧，所述第一侧形成在所述第一掺杂区的一部分上并且所述第二侧形成在所述第二掺杂区的一部分上，所述第一侧所具有的厚度可使得所述晶体管的启动电压小于所述内部本征二极管的启动电压。 实施例可包含一或多个下列特征。所述晶体管的启动电压可介于O. 4至O. 6伏特。所述源极可包含自我对准的第三掺杂区。第三掺杂区的最大掺杂浓度可介于约IxlO17原子/平方厘米至IxlO18原子/平方厘米。在表面处邻近所述氧化物层的第三掺杂区的掺杂浓度可能低于约5xl017原子/平方厘米。所述掺杂浓度可能低于约3xl017原子/平方厘米。第三掺杂区可能位在所述晶体管的电流路径中。所述晶体管可为横向双扩散金属氧化物半导体(LDMOS)。在另一个方面中，制造晶体管的方法包括施用光刻胶于栅极上，所述栅极包含形成于基板上的氧化物层及形成于所述氧化物层上的导电材料；使用所述光刻胶作为掩模，蚀刻所述栅极以移除所述导电材料的一部分；以及使用所述光刻胶及所述导电材料作为掩模，注入掺杂区至所述基板内，使得所述掺杂区自我对准所述栅极。实施例可包含一或多个下列特征。所述氧化物层可经成形(formed)，使得所述氧化物层的第一侧比所述氧化物层的第二侧要薄。所述第一侧可具有小于约100人的厚度，以及所述第二侧所具有的厚度可至少是所述第一侧的厚度的五倍。所述光刻胶的厚度可小于约O. 5微米。注入掺杂区的步骤包括用原子以距离所述基板的主要表面小于90°的角度轰击所述基板。注入掺杂区的步骤可持续进行直到所述基板的掺杂浓度介于约IxlO13原子/平方厘米至5xl018原子/平方厘米为止。在另一个方面中，制造晶体管的方法包括蚀刻栅极的第一侧，所述栅极包含形成在基板上的氧化物层以及形成于所述氧化物层上的导电材料，并且所述蚀刻步骤移除所述导电材料的第一部分；注入掺杂区至所述基板内，以使所述掺杂区自我对准；以及蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。实施例可包含一或多个下列特征。所述氧化物层是经成形，使得所述氧化物层的第一侧比所述氧化物层的第二侧要薄。第一侧可具有小于约100人的厚度，以及所述第二侧所具有的厚度可至少是所述第一侧的厚度的五倍。注入掺杂区的步骤包括用原子以距离所述基板的主要表面小于90°的角度轰击所述基板。注入掺杂区的步骤可持续进行直到所述基板的掺杂浓度介于约IxlO13原子/平方厘米至5xl018原子/平方厘米为止。在另一个方面中，制造晶体管的方法包括施用第一光刻胶于栅极上，所述栅极包含形成于基板上的氧化物层及形成于所述氧化物层上的导电材料；使用所述第一光刻胶作为掩模，蚀刻所述栅极的第一侧以移除所述导电材料的第一部分；注入掺杂区至所述基板内，使得所述掺杂区自我对准；施用第二光刻胶于所述栅极上；以及使用所述第二光刻胶作为掩模，蚀刻所述栅极的第二侧以移除所述导电材料的第二部分。在另一个方面中，制造集成电路的方法包括于基板上形成多个LDMOS晶体管，每个晶体管包含栅极氧化物层，所述栅极氧化物层包含第一侧及第二侧，所述第一侧靠近所述LDMOS晶体管的源极侧而所述第二侧靠近所述LDMOS晶体管的漏极侧，所述第一侧具有小于约100人的厚度并且所述第二侧具有等于或大于约125A的厚度；以及于所述基板上形成多个CMOS晶体管，其中每个CMOS晶体管包含栅极氧化物层；且其中形成所述CMOS晶体管的栅极氧化物层的步骤与形成所述LDMOS晶体管的栅极氧化物层的第一侧的步骤同时发生。实施例可包含一或多个下列特本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马可·A·苏尼加，
申请(专利权)人：沃特拉半导体公司，
类型：
国别省市：