制造半导体器件的方法技术

制备具有表面的碳化硅衬底。通过执行通过表面到碳化硅衬底中的离子注入而形成杂质区（123至125）。执行用于活化杂质区的退火。退火包括：利用具有第一波长的第一激光照射碳化硅衬底的表面的步骤，以及利用具有第二波长的第二激光照射碳化硅衬底的表面的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数，第一消光系数与第一波长的比率大于5×105/m。第二消光系数与第二波长的比率小于5×105/m。因此可以减小在激光退火期间对碳化硅衬底表面的损伤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，且更具体涉及制造包括碳化硅衬底的半导体器件的方法。
技术介绍
近年来，已经开始使用碳化硅衬底用于制造半导体器件。碳化硅具有比作为更常用的材料的硅更宽的带隙。因此，包括碳化硅衬底的半导体器件具有诸如高击穿电压、低导通电阻以及在高温环境下性能下降小的优点。 如制造包括硅衬底的半导体器件的方法，在制造包括碳化硅衬底的半导体器件的方法中需要用于活化杂质区的退火步骤。但是，用于衬底的不同材料需要不同的优化退火步骤。例如，日本专利特开No. 2002-289550 (专利文献I)公开了ー种利用具有等于或大于带隙的能量的激光照射诸如碳化硅的宽带隙半导体的退火步骤。引用列表专利文献PTLl 日本专利特开 No. 2002-289550
技术实现思路
技术问题但是，使用上述常规技木，具有充分活化杂质区所需的强度的激光退火会致使碳化硅衬底的表面损伤，这导致半导体器件的可靠性降低。例如，碳化硅衬底的表面可能是粗糙的，这会致使其上形成的膜、特别是栅极绝缘膜的可靠性降低。因此，本专利技术的ー个目的是提供一种，该方法能在激光退火期间降低对碳化娃衬底表面的损伤。问题解决方案制造本专利技术的半导体器件的方法包括以下步骤。制备具有表面的碳化硅衬底。通过将离子从表面注入碳化硅衬底中而形成杂质区。执行用于活化杂质区的退火。退火包括对碳化娃衬底的表面施加具有第一波长的第ー激光的步骤，以及对碳化娃衬底的表面施加具有第二波长的第二激光的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数。第一消光系数与第一波长的比率高于5X 105/m。第二消光系数与第二波长的比率低于 5X105/m。根据该制造方法，通过倾向于特别在碳化硅衬底的表面附近被吸收的第一激光和倾向于到达距碳化硅衬底表面的深位置的第二激光的组合来执行退火。因此，与利用単一激光执行退火时相比，可以进ー步优化在杂质区的深度方向上吸收的激光量。即，可以调整退火条件，使得不会比所需更强地退火表面附近的部分，同时充分退火碳化硅衬底中的深区域。因此，可以减小对碳化硅衬底的表面的损伤。优选地，形成杂质区的步骤包括以下步骤。形成第一杂质层，其具有第一杂质浓度并相对于碳化娃衬底的表面到达第一深度。形成第二杂质层，其具有第二杂质浓度并相对于碳化硅衬底的表面到达第二深度。第二深度小于第一深度，并且第二杂质浓度高于第一杂质浓度。在这种情况下，与第二激光相比，倾向于在更浅的位置被吸收的第一激光主要用于位于比第一杂质层更浅的位置的第二杂质层的退火。因此，可以将第二激光优化为主要退火第一杂质层。由于第一杂质层的杂质浓度低于第二杂质层的杂质浓度，因此通过相对弱的退火充分活化第一杂质层。因此，可以降低第二激光的強度。因此，可以减小对碳化硅衬底的表面的损伤。优选地，施加第一激光的步骤是仅对第一区域施加第一激光的步骤，该第一区域是碳化硅衬底的表面的一部分。因此，可以避免对表面的除第一区域之外的部分的损伤。优选地，施加第二激光的步骤是对碳化硅衬底的表面的第二区域施加第二激光的步骤，第一区域小于第二区域。因此，与第一区域具有与第二区域相同的尺寸的情况相比，可以使利用第一和第二激光两者照射的表面部分，即倾向于严重损伤的部分更小。 施加第一激光的步骤和施加第二激光的步骤中的一个可以在另ー个之后执行。在这种情况下，可以独立控制施加第一激光的步骤和施加第二激光的步骤。施加第一激光的步骤和施加第二激光的步骤可以同时执行。在这种情况下，利用两种激光同时执行加热，以将碳化硅衬底加热至更高的温度。因此可以执行更强的退火。优选地，执行退火的步骤包括通过加热器加热碳化硅衬底的步骤。因此，可以降低充分退火所需的激光強度。优选地，执行退火的步骤在惰性气体气氛以及从大气压减压的气氛中的任意ー种下进行。因此，可以致碳化硅衬底的表面的劣化。优选地,第一和第二激光中的姆ー个的光子能量都高于碳化娃衬底的带隙能量。因此，可以使第一和第二激光在碳化硅衬底更高效地吸收。专利技术的有益效果如从上述内容显而易见的，根据本专利技术，可以减小在激光退火期间对碳化硅衬底的表面的损伤。附图说明图I是示意性示出本专利技术ー个实施例中的半导体器件的结构的横截面图。图2是图I中所示的一部分的放大图。图3 (A)示出沿图2中的箭头PRl的杂质浓度曲线，图3 (B)示出沿图2中的箭头PR2的杂质浓度曲线，以及图3 (C)示出沿图2中的箭头PR3的杂质浓度曲线。图4是示意性示出在制造本专利技术的实施例中的半导体器件的方法中使用的激光退火装置的横截面图。图5是示出在制造本专利技术的实施例中的半导体器件的方法中使用的激光的吸收曲线图。图6是示意性示出制造本专利技术的实施例中的半导体器件的方法的流程图。图7是示意性示出制造本专利技术的实施例中的半导体器件的方法的第一步骤的局部横截面图。图8是示意性示出制造本专利技术的实施例中的半导体器件的方法的第二步骤的局部横截面图。图9是示意性示出制造本专利技术的实施例中的半导体器件的方法的第三步骤的局部横截面图。图10是示意性示出制造本专利技术的实施例中的半导体器件的方法的第四步骤的局部横截面图。具体实施例方式将參考附图说明本专利技术的实施例。如图1中所示，本实施例中的半导体器件100是垂直DiMOSFET (双注入金属氧化物半导体场效应晶体管)，并且包括氧化物膜126、源电极111、上部源电极127、栅电极110、漏电极112以及碳化硅衬底。碳化硅衬底包括基础衬底80、缓冲层121、n_层122、pB区123(第一杂质层)以及具有n+区124和P+区125的区域(第二杂质层)。基础衬底80由单晶碳化硅制成。基础衬底80优选具有六方晶结构，并且更优选地具有4H多型体。在本实施例中，基础衬底80是η导电类型的，并且例如具有约IO19CnT3数量级的η导电类型杂质浓度。缓冲层121是η导电类型的，并且例如具有O. 5 μ m的厚度。缓冲层121例如具有约IO17至IO18CnT3数量级的η导电类型杂质浓度。η_层122是形成在缓冲层121上的击穿电压保持层，并由η导电类型的碳化硅制成。η_层122例如具有10 μ m的厚度，以及例如1015cm_3数量级的η导电类型杂质浓度。在η_层122的表面中，形成以一定距离彼此间隔的多个P导电类型的Pb区123。Pb区123例如具有约O.7 μ m的厚度。pB区123例如具有约IO17至IO18CnT3数量级的p导电类型杂质浓度。在pB区123中的每ー个中，在pB区123的表面层中形成n+区124。p+区125形成的邻接n+区124的位置中。即，n+区124和p+区125相对于碳化硅衬底的表面的深度小于Pb区123相对于碳化娃衬底的表面的深度。η.区124中的η导电类型杂质浓度和ρ+区125中ρ导电类型的杂质浓度例如约为1O19至102°cm_3的数量级。即，n+区124中的η导电类型杂质浓度和ρ+区125中ρ导电类型的杂质浓度高于Pb区123中的ρ导电类型的杂质浓度。氧化物膜126形成为从ー个Pb区123中的η+区124上，经过ρΒ区123、暴露于两个Pb区123之间的η_层122、另ー个ρΒ区123上而延伸至该另ー个ρΒ区123中的η+区124上。氧化物膜126上形成栅电极110。源电极111形成在η+区124和ρ+区125上。上部源电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：久保田良辅，和田圭司，增田健良，盐见弘，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：