错误校正控制器及其闪存芯片系统与错误校正方法技术方案

一种错误校正控制器，其用以连接在具有低阶错误校正功能的旧主机控制器与需高阶错误校正功能的新闪存之间，其中当旧主机控制器欲写入数据与其旧错误校正编码至新闪存时错误校正控制器会以高阶错误校正功能产生新错误校正编码。之后，当主机控制器欲从新闪存中读取数据与其旧错误校正编码时，错误校正控制器会依据新错误校正编码来进行错误校正程序，并且依据错误校正结果以及旧主机控制器的错误校正能力传送对应的数据。基此，可在不更动旧主机控制器的架构下使旧主机控制器存取新闪存。

【技术实现步骤摘要】
错误校正控制器及其闪存芯片系统与错误校正方法本申请是专利技术名称为“错误校正控制器及其闪存芯片系统与错误校正方法”（申请号：200810182398.X；申请日：2008年11月28日）的申请的分案申请。
本专利技术是有关于一种闪存芯片系统，且特别是有关于一种具错误校正(errorcorrecting)功能的闪存芯片系统及其错误校正控制器与错误校正方法。
技术介绍
数字相机、手机与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于闪存(FlashMemory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。例如，存储卡就是一种以NAND闪存作为储存媒体的储存装置，并且目前已被广泛使用作为数字相机、手机与MP3播放器的储存媒体。由于NAND闪存具有以页为单位写入数据、以区块为单位抹除数据、每一存储单元需先抹除后方可写入数据、区块会因多次的写入而损毁等特性，因此使用NAND闪存作为储存媒体的主机(例如，数字相机、手机与MP3播放器)的主机控制器必须具有可管理闪存的区块管理功能。然而，随着闪存技术快速地发展，容量更大的闪存不断推陈出新，旧主机的使用者会有更新更大储存容量的储存媒体的需求。一般来说，新闪存需更强的区块管理功能方可运作，然而旧主机控制器往往无法支持新的功能。例如，在闪存的区块管理功能中会使用错误校正程序来错误校正所读取的数据，并且依据错误校正的结果来获知闪存区块的状态(例如，区块是否已损坏)。在旧主机控制器所具备的错误校正能力往往无法支持新一代闪存所需的错误校正能力(例如，当旧主机控制器生产时仅配置具可检测2个错误位/错误校正1个错误位能力的错误校正电路，然而当新闪存需具能够错误校正4个错误位的控制器方可正常运作)时，此旧主机控制器将无法支持新一代闪存。基此，有需要发展一套能够使旧主机控制器在不更动原硬件设计架构下以符合新一代闪存所需的错误校正能力来存取新一代的闪存的机制。
技术实现思路
本专利技术提供一种错误校正控制器，其能够使旧主机系统的主机控制器存取新一代的闪存。本专利技术提供一种闪存芯片系统，其能够使旧主机系统的主机控制器存取新一代的闪存。本专利技术提供一种错误校正方法，其能够使旧主机系统的主机控制器存取新一代的闪存。本专利技术提出一种错误校正控制器，其包括第一闪存接口、第二闪存接口、微处理器单元、造错单元与第一错误校正单元。第一闪存接口是用以连接主机控制器。第二闪存接口是用以连接闪存。微处理器单元是电性连接至第一闪存接口与第二闪存接口。造错单元是电性连接至微处理器单元。第一错误校正单元是电性连接至微处理器单元，其中第一错误校正单元会在主机控制器欲写入数据至上述闪存时产生第一错误校正编码(errorcorrectingcode,ECC)并且将欲写入的数据与所产生的第一错误校正编码储存在闪存中。在本专利技术中，当主机控制器欲从闪存中读取数据时，微处理器单元会从闪存中读取此数据与对应此数据的第一错误校正编码并且第一错误校正单元会依据所读取的第一错误校正编码来判断所读取的数据是否存有错误位且此错误位是否可被错误校正，其中当第一错误校正单元判断所读取的数据存有错误位且此错误位可被错误校正时，则造错单元会产生可被错误校正的错误数据并且微处理器单元会传送此可被校正的错误数据给上述主机控制器，其中此可被错误校正的错误数据是依据所述第一错误校正编码完成错误校正后的数据来产生并且是可被主机控制器来错误校正。在本专利技术的一实施例中，当第一错误校正单元判断所读取的数据存有错误位且此错误位无法被错误校正时，则微处理器单元会传送预设错误数据给上述主机控制器，其中上述主机控制器会判断此预设错误数据具有错误位且此错误位无法被错误校正。在本专利技术的一实施例中，上述的主机控制器还包括有第三错误校正单元。在本专利技术的一实施例中，上述的第三错误校正单元的最大错误校正位数小于上述第一错误校正单元的最大错误校正位数。在本专利技术的一实施例中，上述的数据还包括第二错误校正编码。在本专利技术的一实施例中，上述的错误校正控制器还包括电性连接至上述微处理单元的第二错误校正单元，其中此第二错误校正单元的最大错误校正位数是相同于上述第三错误校正单元的最大错误校正位数。在本专利技术的一实施例中，当上述主机控制器欲从上述闪存中读取此数据，第二错误校正单元会根据此数据重新产生对应此数据的第二错误校正编码。在本专利技术的一实施例中，上述的当主机控制器欲写入数据至上述闪存时，则上述第二错误校正单元会依据此第二错误校正编码来错误校正欲写入的数据。在本专利技术的一实施例中，上述的微处理器单元将关于上述第一错误校正单元的参数信息储存在上述闪存的一物理区块中，并且将储存此参数信息的物理区块标记为已损毁区块。此外，本专利技术亦提出一种配置上述闪存与上述错误校正控制器的闪存芯片系统以及其错误校正方法。本专利技术还提出一种闪存芯片系统，包括：闪存；以及错误校正控制器，电性连接至所述闪存，其中该错误校正控制器会在所述主机控制器欲写入数据至所述闪存时产生第一错误校正编码并且将所述数据与所述第一错误校正编码储存在所述闪存中，其中当所述主机控制器欲从所述闪存中读取所述数据时，所述错误校正控制器会从所述闪存中读取所述数据与所述第一错误校正编码，并且依据所述第一错误校正编码来判断所读取的所述数据是否存有至少一错误位且所述至少一错误位是否可被错误校正，其中当所述错误校正控制器判断所读取的所述数据存有所述至少一错误位且所述至少一错误位可被错误校正时，则所述错误校正控制器会传送可被错误校正的错误数据给所述主机控制器，其中所述可被错误校正的错误数据是依据所述第一错误校正编码完成错误校正后的所述数据来产生并且可被所述主机控制器来错误校正。本专利技术还提出一种错误校正方法，适用于错误校正主机控制器对闪存所存取的数据，所述错误校正方法包括：当所述主机控制器欲写入数据至所述闪存时产生第一错误校正编码并且将所述数据与所述第一错误校正编码储存在所述闪存中；以及当所述主机控制器欲从所述闪存中读取所述数据时，从所述闪存中读取所述数据与所述第一错误校正编码并且依据所述第一错误校正编码来判断所读取的所述数据是否存有至少一错误位且所述至少一错误位是否可被错误校正，其中当判断所读取的所述数据存有所述至少一错误位且所述至少一错误位可被错误校正时，则传送可被错误校正的错误数据给所述主机控制器，其中所述可被错误校正的错误数据是依据所述第一错误校正编码完成错误校正后的所述数据来产生并且可被所述主机控制器来错误校正。本专利技术亦提出一种错误校正控制器，其包括第一闪存接口、第二闪存接口、微处理器单元与第一错误校正单元。第一闪存接口是用以连接主机控制器。第二闪存接口是用以连接闪存。微处理器单元是电性连接至第一闪存接口与第二闪存接口。第一错误校正单元是电性连接至微处理器单元，其中第一错误校正单元会在主机控制器欲写入数据至上述闪存时产生第一错误校正编码并且将欲写入的数据与所产生的第一错误校正编码储存在闪存中。缓冲器是电性连接至微处理器单元并且用以暂存数据。在本专利技术中，当主机控制器欲从闪存中读取数据时，微处理器单元会从闪存中读取此数据与其对应的第一错误校正编码，并且第一错误校正单元会依据第一错误本文档来自技高网...

【技术保护点】
一种错误校正控制器，包括：第一闪存接口，用以连接主机控制器；第二闪存接口，用以连接闪存，微处理器单元，电性连接至所述第一闪存接口与所述第二闪存接口；以及第一错误校正单元，电性连接至所述微处理器单元，其中所述第一错误校正单元会在所述主机控制器欲写入数据至所述闪存时产生第一错误校正编码并且将所述数据与所述第一错误校正编码储存在所述闪存中，其中当所述主机控制器欲从所述闪存中读取所述数据时，所述微处理器单元会从所述闪存中读取所述数据与所述第一错误校正编码，并且所述第一错误校正单元会依据所述第一错误校正编码来对所读取的所述数据进行错误校正程序，并且所述微处理器单元会将已错误校正的所述数据传送给所述主机控制器，并且其中所述微处理器单元会将在所述错误校正程序所判断的至少一错误位数依据制造商指令响应给所述主机控制器。

【技术特征摘要】
1.一种错误校正控制器，包括：第一闪存接口，用以连接主机控制器，其中所述主机控制器具有第一错误校正能力；第二闪存接口，用以连接闪存，其中所述闪存需要第二错误校正能力，并且所述第二错误校正能力大于所述第一错误校正能力，微处理器单元，电性连接至所述第一闪存接口与所述第二闪存接口；以及第一错误校正单元，电性连接至所述微处理器单元，其中所述第一错误校正单元具有所述第二错误校正能力，其中所述第一错误校正单元会在所述主机控制器欲写入数据至所述闪存时产生第一错误校正编码并且将所述数据与所述第一错误校正编码储存在所述闪存中，其中当所述主机控制器欲从所述闪存中读取所述数据时，所述微处理器单元会从所述闪存中读取所述数据与所述第一错误校正编码，并且所述第一错误校正单元会依据所述第一错误校正编码来对所读取的所述数据进行错误校正程序，并且所述微处理器单元会将已错误校正的所述数据传送给所述主机控制器，其中所述微处理器单元会根据在所述错误校正程序所判断的至少一真实错误位数来产生至少一假错误位数，并且传送所述至少一假错误位数给所述主机控制器，其中所述至少一假错误位数小于所述至少一真实错误位数，所述至少一假错误位数不大于所述第一错误校正能力。2.一种闪存芯片系统，包括：闪存；以及错误校正控制器，电性连接至所述闪存，其中所述错误校正控制器会在主机控制器欲写入数据至所述闪存时产生第一错误校正编码并且将所述数据与所述第一错误校正编码储存在所述闪存中，其中所述主机控制器具有第一错误校正能力，所述闪存需要第二错误校正能力，并且所述错误校正控制器...

【专利技术属性】
技术研发人员：郑国义，梁立群，朱健华，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：