一种访问控制方法和系统及主控板技术方案

本发明专利技术提供一种访问控制方法和系统及主控板。所述方法，CPU与芯片位于不同板卡上，包括：在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号，并将第二应答信号发送给CPU。

【技术实现步骤摘要】

本专利技术涉及电子电路领域，尤其涉及ー种访问控制方法和系统及主控板。
技术介绍
为了同时满足不同用户、不同业务的需求，多种设备设计了插卡式，旨在针对不同用户和业务的分类进行资源配置。中央处理单元(CPU)与芯片是板间通信的，即CPU与芯片位于不同的板卡上，常用的是两种一种是多中央处理单元(多CPU)，进行分布式控制。通常主控板上具有中央处理単元(CPU)，业务板上也具有中央处理单元(CPU)。两者的通信采用各种通信协议进行交互。另ー种是单中央处理单元(单CPU)。只有主控板上具有中央处理单元(单CPU)，业务板没有中央处理单元(CPU)。前者根据后者的类型，因而知道后者的地址范围，直接访问后者。第一种方案由于采用了多中央处理单元(多CPU)，进行分布式控制。系统庞大，协议复杂，成本高。第二种方案采用了单中央处理单元(单CPU)，系统较为简单，不需要CPU之间的通信协议，成本低。因此在ー些小型设备中常用到第二种方案。在采用第二种方案时，由于业务板会根据不同用户，不同业务进行选择，可能随时进行替换，整个设备不能断电操作，因此就需要实现业务板的热插拔功能。但是业务板的插拔，在时间上是随机的。如在拔掉业务板时(前)不进行有效处理，而直接将业务板拔出，而且此时主控板上的中央处理单元(CPU)正在访问被拔掉的业务板芯片，就会造成因主控板上中央处理单元(CPU)的读或写周期不完整，导致“死机”问题，有可能会使整个系统带来灾难性后果。通常的解决方法是在拔掉业务板时(前)，必须人为先向主控板发送业务板要拔出的指令，使主控板停止访问业务板，之后拔出业务板。通常指令不限于软件的配置命令，也可以是拔码、按键等控制按钮。但是这样做会增加软件的额外配置或者在设备的硬件上増加各种按钮。而使设备复杂化，操作繁琐，也容易产生误操作。
技术实现思路
本专利技术提供ー种访问控制方法和系统及主控板，要解决的技术问题是如何实现芯片的热插拔。为解决上述技术问题，本专利技术提供了如下技术方案ー种访问控制方法，CPU与芯片位于不同板卡上，所述方法包括在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号，并将第二应答信号发送给CPU。优选的，所述访问控制方法还具有如下特点所述检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，包括在CPU向芯片发送请求后所经过的时间达到预先设置的门限后，第一应答信号的电平仍未发生变化；或者，第一应答信号的脉冲宽度不能使CPU采样得到用于指示结束访问的信号。优选的，所述访问控制方法还具有如下特点所述门限大于最大正常访问周期。优选的，所述访问控制方法还具有如下特点所述门限为最大正常访问周期的I. 2倍以上。优选的，所述访问控制方法还具有如下特点对所述应答信号进行调整包括在CPU向芯片发送请求后所经过的时间达到预先设置的门限后，产生ー电平与第ー应答信号的电平相反的第三应答信号，对所述第三应答信号和第一应答信号进行“与”操作，得到第二应答信号；如果第一应答信号的脉冲宽度不能使CPU采样得到用于指示结束访问的信号，则对所述第一应答信号进行脉冲加宽处理，得到第二应答信号。优选的，所述访问控制方法还具有如下特点脉冲加宽处理对第一应答信号所产生延时的时间为整数倍的CPU的时钟周期。优选的，所述访问控制方法还具有如下特点脉冲加宽处理对第一应答信号所产生延时的时间为2至5个CPU的时钟周期。ー种访问控制装置，包括调整模块，用于在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第ニ应答信号；发送模块，用于将第二应答信号发送给CPU。优选的，所述访问控制装置还具有如下特点所述调整模块包括计时单元，与CPU的时钟信号线和片选信号线相连，用于在检测到CPU向芯片发送访问请求时，对本次的访问进行计时，并在计时得到的时间超过预先设定的门限时，启动信号产生单兀；所述信号产生单元，与所述计时単元相连，用于产生一电平与第一应答信号电平相反的第三应答信号；信号合成単元，与所述信号产生单元相连，且通过CPU的应答信号线与芯片和CPU相连，用于对所述第三应答信号和芯片输出的高电平的第一应答信号进行“与”操作，得到第二应答信号。优选的，所述访问控制装置还具有如下特点所述计时単元所使用的门限大于最大正常访问周期。优选的，所述访问控制装置还具有如下特点所述门限为最大正常访问周期的I. 2倍以上。优选的，所述访问控制装置还具有如下特点所述信号合成単元和芯片之间的应答信号线连接有上拉电阻。优选的，所述访问控制装置还具有如下特点所述调整模块包括一个或多个异步清零单元，其中所述异步清零単元，与CPU的总线相连，且通过CPU的应答信号线与芯片和CPU相连，用于对芯片输出的第一应答信号进行异步清零处理，其中所述异步清零単元与芯片之间的应答信号线连接有上拉电阻。优选的，所述访问控制装置还具有如下特点所述调整模块中异步清零单元对第ー应答信号所产生延时的时间为整数倍的CPU的时钟周期。优选的，所述访问控制装置还具有如下特点所述调整模块中异步清零单元对第ー应答信号所产生延时的时间为2至5个CPU的时钟周期。优选的，所述访问控制装置还具有如下特点所述异步清零单元为D触发器。一种主控板，包括CPU和上文所述的访问控制装置。本专利技术提供的方法、系统和主控板，在拔掉业务板时，通过芯片反馈的应答信号进行调整，消除主控板中央处理单元CPU出现的异常现象，实现业务板的热插抜。附图说明图I为本专利技术提供的访问控制方法实施例的流程示意图；图2为本专利技术实施例一的应用场景中CPU正常访问的时序图；图3为本专利技术实施例一的应用场景中CPU对芯片读或写操作期间，对业务板进行拔出时的时序图；图4为本专利技术实施例一中访问控制方法实施例的信号示意图；图5为本专利技术实施例ニ的应用场景中CPU正常访问的时序图；图6为本专利技术实施例ニ的应用场景中CPU对芯片读或写操作期间，对业务板进行拔出时的时序图；图7为本专利技术实施例ニ提供的访问控制方法实施例的信号示意图；图8为本专利技术实施例ニ中D触发器的连接示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本专利技术作进ー步的详细描述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。图I为本专利技术提供的访问控制方法实施例的流程示意图。图I所示方法实施例，CPU与芯片位于不同板卡上，包括步骤101、在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号；步骤102、将第二应答信号发送给CPU。本专利技术提供的方法，在拔掉业务板时，通过芯片反馈的应答信号进行调整，消除主控板中央处理单元CPU出现的异常现象，实现业务板的热插拔。实施例一本实施例中所使用的应用场景如下主控板中央处理单元(CPU)发送片选信号，被访问的芯片对该片选信号的应答信号为TA信号,表不数据传送完成的应答。对于CPU而言,一次访问所花费的时间为从CPU发出片选信号到收到所本文档来自技高网...

【技术保护点】
一种访问控制方法，其特征在于，CPU与芯片位于不同板卡上，所述方法包括：在CPU访问芯片过程中，如果检测到芯片对CPU访问反馈的第一应答信号无法指示CPU结束访问，则将所述第一应答信号调整为能够指示CPU结束访问的第二应答信号，并将第二应答信号发送给CPU。

【技术特征摘要】

【专利技术属性】
技术研发人员：齐建明，
申请(专利权)人：瑞斯康达科技发展股份有限公司，
类型：发明
国别省市：