印刷电路板以及印刷电路板组合结构制造技术

本发明专利技术提供一种印刷电路板以及印刷电路板组合结构，其中，该印刷电路板包含：多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。本发明专利技术提供的印刷电路板可有效解决将导线架式封装体接附到印刷电路板上时所会产生的焊锡缺陷问题。

【技术实现步骤摘要】

本专利技术有关于印刷电路板(printed circuit board, PCB),更具体地,本专利技术有关于 PCB 以及 PCB 组合结构(printed circuit board assembly, PCBA)
技术介绍
如今业界有多种的导线架式(leadframe-based)表面贴装(mount)元件，诸如四方扁平无引脚(quad flat no-lead, QFN)封装体、先进四边扁平无引脚式(advancedQFN, aQFN)封装体、薄型四边引脚扁平式封装体(low-profile quad flat package, LQFP)等。封装体可透过焊锡接附(attach to)在PCB上。将各封装体(即封装式集成电路)接附在PCB上即可制作出PCBA，PCBA可作为计算机、便携设备(如手机、平板计算机、笔记本 电脑等)中的主板(motherboard)。为了将封装体焊在PCB上，PCB表面的适当区域上会涂上锡膏(solder paste)。这锡膏可以模版印刷(stencil printing)方式涂布在PCB表面。在锡膏涂布后,封装体会被安装在PCB上，而整个PCBA可被放入炉中加热。此加热动作会导致锡膏融化使其吸润(wetting and wicking)。PCB上亦可加上焊锡屏蔽(solder mask)以在加热期间控制锡膏。该焊锡屏蔽会在PCB的外层上定义出开ロ并露出铜电路模式(pattern)，如PCB的输入/ 出(input/output, 1/0)接垫、接地接垫(ground pad)、电源接垫(power pad)、及/ 或导热接垫(thermal pad)等。上述焊锡屏蔽会位于PCB上,而锡膏则会涂覆在PCB上那些封装体要接附且未为该焊锡屏蔽所保护的区域上。图I为传统的PCBllO—部分的焊垫(footprint) 100的示意图，其可供封装体(如QFN式封装体)接附于其上。在本例中，PCBl 10包括一个单块式(monolithic)的接垫210以及以阵列方式排列的多个1/0接垫220、222，其中，接垫210位于中央区域101 (以虚线表示)中，1/0接垫220、222设置在该中央区域101的外围区域102。该接垫210的表面积等于或略大于封装体的接地接垫(图未示)面积。一般而言，接垫210的外型应与接地接垫大致相同。导通孔212设计在中央区域101中，其可在接垫210、PCB110的至少ー个内层以及该PCBllO的背面之间导热或传递信号。位于封装体底面上的接地接垫可焊接在接垫210上以提供热传导与机械连结,也可提供电性连结。可以表面贴装技术(surface mounttechnology, SMT)来进行上述封装体接附在PCB上的步骤。封装体的焊接质量对所制作出的封装体组合非常重要。为评估焊接的质量，业界一般采用目測或是自动化光学检测机台。然而，目前传统上用来将导线架式封装体，如QFN、aQFN、LQFP等等，接附到PCB的SMT所能得到的产率(yield)差强人意。目测检视时常常会在接垫210附近的内部焊接区域(例如1/0接垫222)发现如空焊(empty solder)、虚焊(cold solder joint)等缺陷。这类缺陷(空焊与虚焊等)是因为接垫210的尺寸较大因而散热较快所造成。由此可知，目前业界需要提供方法来解决将导线架式封装体接附到PCB上时所会产生的焊锡缺陷问题。
技术实现思路
有鉴于此，本专利技术提供ー种印刷电路板以及印刷电路板组合结构。本专利技术提供ー种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。本专利技术另提供ー种印刷电路板组合结构，包括印刷电路板以及导线架式封装体；其中，该印刷电路板包括多个接垫，设于该印刷电路板的主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设于环绕该中央区域的外围区域内；以及导线架式封装体设置于该印刷电路板上。本专利技术提供的印刷电路板可有效解决将导线架式封装体接附到印刷电路板上时所会产生的焊锡缺陷问题。 附图说明图I为传统的PCB —部分的焊垫的示意图；图2为根据本专利技术ー个实施例的PCB —部分的焊垫的示意图；图3为沿图2中切线1-1’所作的根据本专利技术实施例的PCBA的截面示意图。具体实施例方式在下文的细节描述中，元件符号会标示在后附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节以使所属领域的技术人员得以具体实施。应理解，本专利技术中亦可利用其他的实施例或是在不违反所述实施例的前提下作出结构性、逻辑性、及电性上的改变。图2为根据本专利技术ー个实施例的PCB310部分的焊垫300的示意图，其可供封装体，如QFN、LQFP、aQFN或其他导线架式封装体接附其上。如图2所示，根据本专利技术的此实施例，PCB310包括多个接垫410，如导热接垫、接地接垫、电源接垫、及/或信号接垫等，该多个接垫410排列在该PCB310主表面310a上的中央区域301 (以虚线表示)中。根据本专利技术此实施例，这些接垫410的尺寸可能相似或具有大致相同的表面积。又根据本专利技术的此实施例，接垫410平均地分布在该中央区域301中。PCB310还可包括以阵列方式排列的多个信号接垫420、422，该多个信号接垫420、422皆设置在该中央区域301周围的外围区域302中，也就是该多个信号接垫420、422设置在围绕该中央区域301的外围区域。此实施例的举例说明中共有五个接垫排列在该中央区域301中。然而，应理解的是，在不同的例子中这些接垫410的数目也可视设计需求而改变。根据本专利技术实施例，中央区域301可对应于封装体(如QFN、LQFP, aQFN或其他导线架式封装体)上要接到PCB310上的接地接垫。更特别地，中央区域301的外型可与该封装体(如QFN、LQFP, aQFN或其他导线架式封装体)要接到PCB310上的接地垫大致相同。根据本专利技术实施例，该中央区域301中可平均地以及/或散落地分布着多个接垫410。在一个实施例中，该多个接垫410可以分布呈俯视对称模式以平均地支撑要接附到PCB310上的封装体(如QFN、LQFP, aQFN或其他导线架式封装体)重量。考虑到这一方面，中央区域301的四个角最好都要布有至少ー个接垫410。根据本专利技术实施例，接垫410的总表面积可能小于ー个阀值，如中央区域301表面积的50%。在另一个实施例中，接垫410的总表面积可小于该中央区域301表面积的30%。各接垫410的形状可为圆形、矩形、多角形、或不规则形。此外，举例说明，该各个接垫410的尺寸(或直径)d可介于4mil到400mil之间。中央区域301内各接垫410的尺寸d可能大于或等于外围区域302内的各信号接垫420、422的尺寸。此外，应理解的是在本实施例中至少其中一个接垫410的尺寸会与中央区域301中的其他接垫410不同。例如，设置在中央区域301中心的中心接垫410的尺寸可能会大于设置在该中央区域301四个角落的角落接垫410。中央区域301内至少会设置ー个导通本文档来自技高网...

【技术保护点】
一种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括：多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。

【技术特征摘要】
2011.06.26 US 13/169,0091.ー种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括 多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及 以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。2.如权利要求I所述的印刷电路板，其特征在于，该中央区域对应于该导线架式封装体底面上的接地接垫。3.如权利要求2所述的印刷电路板，其特征在于，该中央区域的外型与要接附在该印刷电路板上的该导线架式封装体的该接地接垫的外型相同。4.如权利要求I所述的印刷电路板，其特征在干，该多个接垫为平均排列于该中央区域内。5.如权利要求I所述的印刷电路板，其特征在于，该多个接垫的分布呈俯视对称图案，以平均支撑要接附在该印刷电路板上的该导线架式封装体的重量。6.如权利要求I所述的印刷电路板，其特征在于，位于该中央区域的各该多个接垫的尺寸大于或等于各该多个信号接垫的尺寸。7.如权利要求I所述的印刷电路板，其特征在于，在该中央区域内至少设有一个导通孔，该导通孔位于该多个接垫中至少其中ー个的下方。8.如权利要求7所述的印刷电路板，其特征在于，该导通孔为镀通孔，将该多个接垫耦接至该印刷电路板的至少ー个内层。9.如权利要求I所述的印刷电路板，其特征在于，在该中央区域内的该多个接垫中至少其中ー个的尺寸与其它接垫不同。10.如权利要求I所述的印刷电路板，其特征在干，该多个接垫至少包括ー个中央接垫以...

【专利技术属性】
技术研发人员：李浩荣，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：