刚挠性电路板及其制造方法技术

本发明专利技术提供一种刚挠性电路板及其制造方法，刚挠性电路板具有：第一刚性电路板，其具有到达内层的第一绝缘层的第一开口部以及形成在第一开口部底面上的第一连接端子；第二刚性电路板，其具有到达内层的第二绝缘层的第二开口部以及形成在第二开口部底面上的第二连接端子；以及表面具有第三连接端子和第四连接端子的挠性电路板。第一刚性电路板与第二刚性电路板隔着间隔配置并通过第一开口部与第二开口部相对置而形成凹部，挠性电路板被配置在凹部内，第一连接端子与第三连接端子电连接，第二连接端子与第四连接端子电连接，在第一绝缘层中，避开第一连接端子的正下方而形成有用于层间连接的第一导体。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
专利文献I公开了一种刚挠性电路板，该刚挠性电路板在芯基板的侧方具有挠性电路板，两个刚性电路板经由该挠性电路板相连接。专利文献2公开了一种刚挠性电路板，该刚挠性电路板是通过在两个刚性电路板的表面分别安装挠性电路板来将两个刚性电路板通过挠性电路板相连接而成的。专利文献I :日本专利申请公开2006-140213号公报 专利文献2 :日本专利申请公开2005-322871号公报
技术实现思路
_6] 专利技术要解决的问题在专利文献I所记载的刚挠性电路板中，在芯基板的侧方配置挠性电路板，在挠性电路板(特别是其两端部)上层叠积层部，因此难以连接具有不同层数的两个刚性电路板。另外，在专利文献2所记载的刚挠性电路板中，刚性电路板与挠性电路板之间的连接部形成于在所有层堆叠的通路导体上，因此认为是具有挠性的挠性电路板与具有刚性的通路导体直接进行连接，施加给该连接部的应力变大。并且，其结果是认为该连接部的连接可靠性降低。本专利技术是鉴于这种实际情形而完成的，目的在于提高刚性电路板与挠性电路板之间的连接可靠性。另外，本专利技术的其它目的在于提高刚性电路板的层数等的设计自由度。用于解决问题的方案本专利技术所涉及的刚挠性电路板具有第一刚性电路板，其具有到达内层的第一绝缘层的第一开口部以及形成在该第一开口部的底面上的第一连接端子；第二刚性电路板，其具有到达内层的第二绝缘层的第二开口部以及形成在该第二开口部的底面上的第二连接端子；以及挠性电路板，其表面具有第三连接端子和第四连接端子，在该刚挠性电路板中，上述第一刚性电路板与上述第二刚性电路板隔着间隔配置并通过上述第一开口部与上述第二开口部相对置而形成有凹部，上述挠性电路板被配置在上述凹部内，上述第一连接端子与上述第三连接端子电连接，上述第二连接端子与上述第四连接端子电连接，在上述第一绝缘层或者该第一绝缘层下层的绝缘层中，避开上述第一连接端子的正下方形成有用于层间连接的第一导体。本专利技术所涉及的刚挠性电路板的制造方法包括以下步骤准备第一刚性电路板，该第一刚性电路板具有到达内层的第一绝缘层的第一开口部以及形成在该第一开口部的底面上的第一连接端子；准备第二刚性电路板，该第二刚性电路板具有到达内层的第二绝缘层的第二开口部以及形成在该第二开口部的底面上的第二连接端子；准备表面具有第三连接端子和第四连接端子的挠性电路板；隔着间隔配置上述第一刚性电路板和上述第二刚性电路板；以及在上述第一开口部和上述第二开口部相对置而形成的凹部中配置上述挠性电路板，将上述第一连接端子与上述第三连接端子电连接，以及将上述第二连接端子与上述第四连接端子电连接，在该刚挠性电路板的制造方法中，在上述第一绝缘层或者该第一绝缘层下层的绝缘层中，避开上述第一连接端子的正下方地形成用于层间连接的第一导体。专利技术的效果根据本专利技术，能够提高刚性电路板与挠性电路板之间的连接可靠性。另外，根据本专利技术，有时除了该效果以外或者代替该效果，还起到能够提高刚性电路板的层数等的设计自由度这种效果。附图说明图I是本专利技术的实施方式I所涉及的刚挠性电路板的截面图。 图2是表示本专利技术的实施方式I所涉及的刚挠性电路板的挠性电路板的截面图。图3A是表示将本专利技术的实施方式I所涉及的刚挠性电路板的第一刚性电路板安装到挠性电路板的状态的截面图。图3B是表示将本专利技术的实施方式I所涉及的刚挠性电路板的第二刚性电路板安装到挠性电路板的状态的截面图。图4A是表示没有将图3A示出的第一刚性电路板安装到挠性电路板的状态的俯视图。图4B是表示没有将图3B示出的第二刚性电路板安装到挠性电路板的状态的俯视图。 图5是图2示出的挠性电路板的俯视图。图6是图I示出的刚挠性电路板的俯视图。图7A是表示用于连接本专利技术的实施方式I所涉及的刚挠性电路板中的刚性电路板的连接端子与挠性电路板的连接端子的第一连接部件的截面图。图7B是表示用于连接本专利技术的实施方式I所涉及的刚挠性电路板中的刚性电路板的连接端子与挠性电路板的连接端子的第二连接部件的截面图。图7C是表示用于连接本专利技术的实施方式I所涉及的刚挠性电路板中的刚性电路板的连接端子与挠性电路板的连接端子的第三连接部件的截面图。图8A是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中准备第一刚性电路板的第一工序的图。图8B是用于说明图8A的工序之后的第二工序的图。图9A是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中准备第二刚性电路板的第一工序的图。图9B是用于说明图9A的工序之后的第二工序的图。图IOA是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中将多个第一刚性电路板形成为一体而得到的板(电路板的集合体)的图。图IOB是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中将多个第二刚性电路板形成为一体而得到的板(电路板的集合体)的图。图IOC是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中将多个挠性电路板形成为一体而得到的板(电路板的集合体)的图。图11是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中的单片化后的第一刚性电路板、第二刚性电路板以及挠性电路板的图。图12是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中准备框架的工序的图。图13A是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中的刚性电路板与框架的连接方法的第一例的图。 图13B是表示本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中的刚性电路板与框架的连接方法的第二例的图。图14是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中将挠性电路板安装到刚性电路板的工序的图。图15A是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中使用图7A示出的第一连接部件将挠性电路板安装到刚性电路板的第一工序的图。图15B是用于说明图15A的工序之后的第二工序的图。图15C是用于说明图15B的工序之后的第三工序的图。图16A是用于说明在本专利技术的实施方式I所涉及的刚挠性电路板的制造方法中使用图7B或者图7C示出的第二或者第三连接部件将挠性电路板安装到刚性电路板的第一工序的图。图16B是用于说明图16A的工序之后的第二工序的图。图16C是用于说明图16B的工序之后的第三工序的图。图17是表示本专利技术的实施方式I所涉及的刚挠性电路板与框架相连接的状态的图。图18是本专利技术的实施方式2所涉及的刚挠性电路板的截面图。图19A是在没有安装挠性电路板的状态下表示图18示出的刚挠性电路板的第一刚性电路板的俯视图。图19B是在没有安装挠性电路板的状态下表示图18示出的刚挠性电路板的第二刚性电路板的俯视图。图20是表示本专利技术的其它实施方式所涉及的刚挠性电路板的截面图。图21是表示在本专利技术的实施方式I所涉及的刚挠性电路板的刚性电路板中在用于安装挠性电路板的连接端子的正下方配置堆叠导体的其它例的截面图。图22是表示在本专利技术的实施方式2所涉及的刚挠性电路板的刚性电路板中在用于安装挠性电路板的连接端子的正下方配置堆叠导体的其它例的截面图。图23是表示将实施方式I所涉及的刚性电路板与实施方式2所涉及的刚性电路板组合而得到的刚挠性电路板的截面图。图24是表示在本专利技术的其它实施方式中第一刚性电路板与第二刚性电路板的导体层的层本文档来自技高网...

【技术保护点】
一种刚挠性电路板，具有：第一刚性电路板，其具有到达内层的第一绝缘层的第一开口部以及形成在该第一开口部的底面上的第一连接端子；第二刚性电路板，其具有到达内层的第二绝缘层的第二开口部以及形成在该第二开口部的底面上的第二连接端子；以及挠性电路板，其表面具有第三连接端子和第四连接端子，该刚挠性电路板的特征在于，上述第一刚性电路板与上述第二刚性电路板隔着间隔配置并通过上述第一开口部与上述第二开口部相对置而形成有凹部，上述挠性电路板被配置在上述凹部内，上述第一连接端子与上述第三连接端子电连接，上述第二连接端子与上述第四连接端子电连接，在上述第一绝缘层或者该第一绝缘层下层的绝缘层中，避开上述第一连接端子的正下方形成有用于层间连接的第一导体。

【技术特征摘要】
2011.06.23 US 61/500,361;2012.05.29 US 13/482,2991.一种刚挠性电路板，具有 第一刚性电路板，其具有到达内层的第一绝缘层的第一开口部以及形成在该第一开口部的底面上的第一连接端子； 第二刚性电路板，其具有到达内层的第二绝缘层的第二开口部以及形成在该第二开口部的底面上的第二连接端子；以及 挠性电路板，其表面具有第三连接端子和第四连接端子， 该刚挠性电路板的特征在于， 上述第一刚性电路板与上述第二刚性电路板隔着间隔配置并通过上述第一开口部与上述第二开口部相对置而形成有凹部， 上述挠性电路板被配置在上述凹部内，上述第一连接端子与上述第三连接端子电连接，上述第二连接端子与上述第四连接端子电连接， 在上述第一绝缘层或者该第一绝缘层下层的绝缘层中，避开上述第一连接端子的正下方形成有用于层间连接的第一导体。2.根据权利要求I所述的刚挠性电路板，其特征在于， 上述第一导体形成在上述第一绝缘层中， 上述第一连接端子的至少一个通过形成在上述第一绝缘层上的第一导体图案与上述第一导体电连接。3.根据权利要求I所述的刚挠性电路板，其特征在于， 上述第一导体形成在上述第一绝缘层下层的绝缘层中， 上述第一连接端子的至少一个通过形成在上述第一绝缘层中的用于层间连接的导体和形成在上述下层的绝缘层上的第一导体图案与上述第一导体电连接。4.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 在上述第二绝缘层或者该第二绝缘层下层的绝缘层中，避开上述第二连接端子的正下方形成有用于层间连接的第二导体。5.根据权利要求4所述的刚挠性电路板，其特征在于， 上述第二导体形成在上述第二绝缘层中， 上述第二连接端子的至少一个通过形成在上述第二绝缘层上的第二导体图案与上述第二导体电连接。6.根据权利要求4所述的刚挠性电路板，其特征在于， 上述第二导体形成在上述第二绝缘层下层的绝缘层中， 上述第二连接端子的至少一个通过形成在上述第二绝缘层中的用于层间连接的导体和形成在上述第二绝缘层下层的绝缘层上的第二导体图案与上述第二导体电连接。7.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 上述第一导体避开上述挠性电路板的正下方而形成。8.根据权利要求4所述的刚挠性电路板，其特征在于， 上述第二导体避开上述挠性电路板的正下方而形成。9.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 上述第一导体不堆叠而通过形成在层间绝缘层上的导体图案与下层的用于层间连接的导体电连接。10.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 上述第一导体包括在孔内填充导体而成的填充导体， 在上述第一刚性电路板中堆叠包括上述第一导体在内的两层以上的填充导体。11.根据权利要求4所述的刚挠性电路板，其特征在于， 上述第二导体不堆叠而通过形成在层间绝缘层上的导体图案与下层的用于层间连接的导体电连接。12.根据权利要求4所述的刚挠性电路板，其特征在于， 上述第二导体包括在孔内填充导体而成的填充导体， 在上述第二刚性电路板中堆叠包括上述第二导体在内的两层以上的填充导体。13.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 上述第一刚性电路板和上述第二刚性电路板中的导体层的层数不同。14.根据权利要求13所述的刚挠性电路板，其特征在于， 在上述第一刚性电路板和上述第二刚性电路板中的导体层的层数多的刚性电路板中，在至少一个部位堆叠所有层的用于层间连接的导体。15.根据权利要求I或者2所述的刚挠性电路板，其特征在于， 上述第一连接端子与上述第三连接端子通过导电性树脂电连接，上述第二连接端子与上述第四连接端子通过导电性树脂...

【专利技术属性】
技术研发人员：长沼伸幸，野口英俊，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：