多晶硅假栅移除后的监控方法技术

本发明专利技术提供了一种多晶硅假栅移除后的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构；确定晶圆质量的量测目标及误差范围；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。依照本发明专利技术的量测方法，可以不需要特定测试结构而快速准确对晶圆整片测量，从而有效监控判断多晶硅假栅是否彻底移除，同时该量测方法反馈结果直观、快速、准确，对晶圆不会带来损伤。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，更具体地讲，涉及一种。
技术介绍
随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last工程。Gate last工程中，在完成离子高温退火后，需要把多晶栅挖掉，而后在填充进金属栅电极，流程详见图I。如图1A，衬底I上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5。如图1B，去除多晶硅假栅极3，形成栅极开口 6，然后填充金属栅电极材料。多晶栅侧壁4为氧化硅或氮化硅材料的侧墙(spacer)，多晶栅下面的绝缘层2是淀积好的闻K或是氧化娃或是氮氧化娃材料。目如，工业界有二条工艺路线来完成多晶假栅的去除工作，分别是干法刻蚀，湿法刻蚀，以及干法-湿法混合刻蚀；从实验及报道的结果看，更倾向于后两种方法。多晶假栅3去除后，需要进行有效的监控手段来判断多晶硅是否完全去除掉，任何多晶的残留都会对器件电性能造成极大的负面影响。该项工艺属于32nm及以下的先进工艺，在多晶假栅3移除后如何有效对制程进行监控，尚未见任何报道。最直观的方法是通过扫描电子显微镜看多晶假栅3移除后晶圆的横截面，但这种方法对晶圆具有破坏性，并且反馈结果很慢，无法直接用于量产时对制程的有效监控。同时，目前集成电路工业界对工艺制程的监控大部分采用的是光学量测手段，而随技术节点的不断缩小，器件结构越来越复杂，叠层的薄膜越来越薄，传统光学量测方法遇到了很大挑战。为此，急需一种直观的，对晶圆无损伤的快速准确有效的监控方法来判断多晶假栅移除得是否彻底。
技术实现思路
因此，本专利技术的目的在于提出一种，以便快速准确有效监控判断多晶硅假栅是否彻底移除，同时，该量测方法对晶圆不会带来损伤。本专利技术提供了一种，包括以下步骤在晶圆表面形成多晶硅假栅结构；确定晶圆质量的量测目标及误差范围；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。本专利技术还提供了一种，包括以下步骤在晶圆表面形成多晶硅假栅结构；确定晶圆质量差的量测目标及误差范围；使用质量量测设备测量晶圆的质量，确定晶圆质量前值；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量以确定晶圆质量后值，判断多晶娃是否完全移除。其中，多晶硅假栅下方包括绝缘层，所述绝缘层为高k材料、氧化硅或氮氧化硅。其中，所述绝缘层与所述多晶硅假栅同时被去除。其中，通过实验性设计(DOE)，获取多晶硅假栅被完全去除的样品晶圆的质量或质量差以及误差范围。其中，如果晶圆质量超出误差范围，则判定多晶硅没有完全去除，需要二次处理。其中，如果晶圆质量前值与后值的差超出晶圆质量差的误差范围，则判定多晶硅没有完全去除，需要二次处理。其中，所述质量量测设备为机械精密天平、电子精密天平或半自动/全自动加码电光投影阻尼精密天平。·本专利提出了两条多晶假栅移除后的监控路线，采用了晶圆质量或质量差的检测来监控多晶假栅移除是否移除彻底。依照本专利技术的量测方法，可以不需要特定测试结构而快速准确对晶圆整片测量，从而有效监控判断多晶硅假栅是否彻底移除，同时该量测方法反馈结果直观、快速、准确，对晶圆不会带来损伤。本专利技术所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本专利技术的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。附图说明以下参照附图来详细说明本专利技术的技术方案，其中图I显示了后栅工艺示意图。具体实施例方式以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了提出采用晶圆质量量测技术对后栅工艺多晶硅假栅移除进行监控，并给出相应的测试结构。需要指出的是，类似的附图标记表示类似的结构。由附图I可以得知，在多晶硅假栅移除之后，晶圆质量将明显减小，基于此种原理，本专利技术将通过测量晶圆去除多晶假栅后的质量，来监控多晶假栅移除是否移除彻底，进而判断该工艺是否合格。具体的测量方法步骤可以如下实施例所示。实施例I参照附图1，在衬底I上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5，然后去除多晶硅假栅极3，形成栅极开口 6。由图I可见，在多晶假栅3移除后，晶圆当层薄膜的质量(也即晶圆表面上ILD5及其之间所夹设的侧壁4、栅极开口 6的各层薄膜质量之和)将明显减小，因此通过对晶圆质量的监控，即可判断多晶假栅是否完全去除干净；采用该方法测量将具有测试结果直观，对晶圆无损伤以及测量效率高的特点，适合多晶假栅移除后对工艺的有效监控。具体地，依照本专利技术的一个实施例的后栅工艺移除多晶硅假栅的监控方法包括以下步骤首先，在晶圆表面形成多晶硅假栅结构。如图I所示，晶圆表面形成有多晶硅假栅结构，也即在衬底I上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD) 5，然后去除多晶硅假栅极3，形成栅极开口 6。其中，衬底I可为体硅、绝缘体上硅(SOI)、SiGe、GaAs或其他半导体材料。绝缘层2材质可以是氧化硅、氮氧化硅，或是高K材料，例如Hf02、Ti02、Ta205、HfAlN、钛酸钡(BST)等等。栅极侧壁4材质为与多晶硅假栅3具有较大刻蚀选择比的材质，例如为氮化硅。ILD5 —般为低密度或低k材料，例如旋涂的硼磷硅玻璃(BPSG)、多孔二氧化硅等等。形成多晶硅假栅3的方法一般为化学气相沉积，通过控制CVD温度得到不同结晶状态的材料，例如在625°C以上得到多晶硅。其次，确定去除多晶硅假栅之后晶圆质量的量测目标及误差范围。可以先在测试用的晶圆(即不用于最后切割成芯片产品的备用晶圆)上按流程形成多晶硅假栅结构，确定某一产品型号的晶圆在多晶假栅移除干净后(可以针对样片做破坏性的SEM或TEM测试，选取那些多晶硅假栅3被完全去除的晶圆作为样本，这种实验性步骤可称为D0E)晶圆的剩余质量，也即晶圆标准质量，此时多晶硅假栅3的厚度应为O。测量多批次晶圆多片的数据后，得到多晶硅假栅完全去除之后晶圆剩余质量的变化范围。根据上述结果合理定义晶圆剩余质量的量测目标及误差范围，例如DOE得到某一产品型号的晶圆上多晶硅假栅3 完全去除时剩余结构的质量为151. 203g，其变化范围为上下浮动9. 751g，则判定多晶硅假栅完全去除且没有过刻蚀的标准是剩余结构的质量为151. 203±9. 751g。其中，DOE实验目的就是找到多晶假栅彻底去除后，晶圆剩余质量的变化范围(SPEC)。然后，去除多晶硅假栅中的多晶硅并干燥。可以采用碳氟基等离子体刻蚀的干法刻蚀来去除多晶硅假栅3的多晶硅，也可以采用KOH、TAMH等刻蚀液湿法刻蚀去除多晶硅假栅3，还可以是这些干法、湿法刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来控制刻蚀速度，使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。干燥过程可以是在一定温度N2环境下的高速甩干，或是基于马兰葛尼原理对晶圆进行干燥。接着，使用质量量测设备测量晶圆质量，判断多晶硅是否完全移除。质量量测设备优选精密仪器，例如本文档来自技高网...

【技术保护点】
一种多晶硅假栅移除后的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构；确定晶圆质量的量测目标及误差范围；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。

【技术特征摘要】
1.一种多晶硅假栅移除后的监控方法，包括以下步骤 在晶圆表面形成多晶硅假栅结构； 确定晶圆质量的量测目标及误差范围； 去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。2.一种多晶硅假栅移除后的监控方法，包括以下步骤 在晶圆表面形成多晶硅假栅结构； 确定晶圆质量差的量测目标及误差范围； 使用质量量测设备测量晶圆的质量，确定晶圆质量前值； 去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量以确定晶圆质量后值，判断多晶娃是否完全移除。3.如权利要求I或2的方法，其中，多晶硅假栅下方包括绝缘层，所述绝缘层为高...

【专利技术属性】
技术研发人员：杨涛，赵超，李俊峰，闫江，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：