金属栅极的制作方法技术

本发明专利技术公开一种金属栅极的制作方法，该方法首先提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有导电型。接下来于该半导体元件内形成栅极沟槽，在形成栅极沟槽后，于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数。最后进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。

【技术实现步骤摘要】

本专利技术涉及一种金属栅极及其制作方法，尤指一种采用后栅极(gate last)工艺的金属栅极及其制作方法。
技术介绍
随着半导体元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿隧效应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(highdielectric constant,以下简称为high_k)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness, EOT)下,有效降低漏电流并达成等 效电容以控制通道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。而传统的栅极材料多晶娃则面临硼穿透(boron penetration)效应,导致元件效能降低等问题；且多晶硅栅极更遭遇难以避免的耗尽效应(cbpletion effect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以新的栅极材料，例如利用具有功函数(work function)金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配高介电常数(high-k)栅极介电层的控制电极。然而，即使利用高介电常数(high-k)栅极介电层取代传统二氧化硅或氮氧化硅介电层，并以具有匹配功函数的金属栅极取代传统多晶硅栅极，如何持续地增加半导体元件效能，例如能确保N型金属氧化物半导体(n-type metal-oxide-semiconductor, nMOS)晶体管的金属栅极具有4.1电子伏特(eV)左右的功函数，以及确保P型金属氧化物半导体(p-type metal-oxide-semiconductor, pMOS)晶体管的金属栅极具有5. IeV左右的功函数，一直为半导体业者所欲解决的问题。
技术实现思路
因此，本专利技术的目的之一在于提供一种，可确保N型金属氧化物半导体(nMOS)晶体管或P型金属氧化物半导体(pMOS)晶体管的金属栅极具有所需的功函数。根据本专利技术所提供的实施例，提供一种，该制作方法首先提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有一导电型。接下来于该半导体元件内形成栅极沟槽，在形成栅极沟槽后，于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数。最后进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。根据本专利技术所提供的实施例，另提供一种，该制作方法首先提供基底，该基底上形成有至少一第一半导体元件与第二半导体元件，该第一半导体元件具有第一导电型，该第二半导体元件具有第二导电型，且该第一导电型与该第二导电型互补。接下来于该第一半导体元件与该第二半导体元件内分别形成第一栅极沟槽与第二栅极沟槽，随后于该第一栅极沟槽内形成第一功函数金属层，该第一功函数金属层具有该第一导电型以及对应该第一导电型的第一预设功函数。在形成该第一功函数金属层之后，进行第一离子注入工艺，调整该第一预设功函数至第一目标功函数。之后，移除部分该第一功函数金属层，以暴露出该第二栅极沟槽的底部。接下来于该第二栅极沟槽内形成第二功函数金属层，该第二功函数金属层具有该第二导电型以及对应该第二导电型的第二预设功函数。最后进行第二离子注入工艺，调整该第二预设功函数至第二目标功函数。根据本专利技术所提供的，于P型半导体元件或η型半导体元件的栅极沟槽内形成功函数金属层，且此功函数金属层本身具有对应该导电型的预设功函数。随后通过离子注入工艺将特定的离子注入进入该功函数金属层，以调整该功函数金属层的预设功函数至目标功函数。离子注入工艺后的该功函数金属层具有对应该导电型，且符合该导电型要求的目标功函数。换句话说，本专利技术所提供的可确保P型半导体元件或η型半导体元件的金属栅极皆具有符合要求的功函数，更进一步确保具有金属栅极的P型半导体元件或η型半导体元件的电性表现。·附图说明图I至图10为本专利技术所提供的具有金属栅极的半导体元件的制作方法的优选实施例的不意图，其中图2为本优选实施例的变化型的意图、图4为本优选实施例的另一变化型的示意图、图8为本优选实施例的另一变化型的示意图。附图标记说明100 基底102 浅沟隔离104 栅极介电层104a 高介电常数栅极介电层106 底部阻障层108 蚀刻停止层110 第一半导体元件 112 第二半导体元件120 第一轻掺杂漏极 122 第二轻掺杂漏极124 间隙壁130 第一源极/漏极132 第二源极/漏极 134 金属硅化物140 接触洞蚀刻停止层 142 内层介电层150 第一栅极沟槽152 第二栅极沟槽160 第一功函数金属层 162 离子注入工艺164 热处理170 第二功函数金属层172 铝离子注入工艺 174 离子注入工艺176 热处理180 填充金属层具体实施例方式请参阅图I至图10，图I至图10为本专利技术所提供的具有金属栅极的半导体元件的制作方法的优选实施例的示意图。如图I所示，本优选实施例首先提供基底100，例如硅基底、含硅基底、或硅覆绝缘(silicon-on-insulator，SOI)基底。基底100上形成有第一半导体元件110与第二半导体元件112，而第一半导体元件110与第二半导体元件112之间的基底100内形成有提供电性隔离的浅沟隔离(shallow trench isolation, STI) 102。第一半导体元件110具有第一导电型，而第二半导体元件112具有第二导电型，且第一导电型与第二导电型互补(complementary)。在本优选实施例中，第一导电型为P型；而第二导电型为N型，但熟习该技术的人士应知反之亦可。请参阅图I。第一半导体元件110与第二半导体元件112各包括栅极介电层104、底部阻障层(bottom barrier layer) 106与虚置栅极(图未示)如多晶娃层。栅极介电层104可为传统二氧化硅层或高介电常数栅极介电层或其组合；而底部阻障层106则包括氮化钛(titanium nitride, TiN),但不限于此。此外第一半导体元件110与第二半导体元件112分别包括第一轻掺杂漏极(light doped drain，LDD) 120与第二轻掺杂漏极(LDD) 122、间隙壁124、与第一源极/漏极130与第二源极/漏极132。另外，第一源极/漏极130与第二源极/漏极132的表面分别包括有金属硅化物134。而在第一半导体元件110与第二半导体元件112上,依序形成接触洞蚀刻停止层(contact etch stop layer, CESL) 140与内层 介电(inter-layer dielectric, ILD)层142。上述元件的制作步骤以及材料选择,在半导体业界中为提供应力作用以改善电性表现而实施选择性外延生长(selective epitaxialgrowth, SEG)方法形成源极/漏极130/132等皆为该领域的人士所熟知，故于此皆不再赘述。请继续参阅图I。在形成接触洞蚀刻停止层(CESL) 140与内层介电(ILD)层142后，通过平坦化工艺移除部分的接触洞蚀本文档来自技高网...

【技术保护点】
一种金属栅极的制作方法，包括：提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有一导电型；于该半导体元件内形成栅极沟槽；于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数；以及进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。

【技术特征摘要】
1.一种金属栅极的制作方法，包括 提供基底，该基底上形成有至少一半导体元件，且该半导体元件具有一导电型； 于该半导体元件内形成栅极沟槽； 于该栅极沟槽内形成功函数金属层，该功函数金属层具有该导电型以及对应该导电型的预设功函数；以及 进行离子注入工艺，调整该预设功函数至目标功函数，且该目标功函数对应该导电型。2.如权利要求I所述的制作方法，其中半导体元件还包括至少一高介电常数栅极介电层、底部阻障层与蚀刻停止层，且该蚀刻停止层暴露于该栅极沟槽的底部。3.如权利要求I所述的制作方法，其中该半导体元件的该导电型为P型导电型。4.如权利要求3所述的制作方法，其中该功函数金属层包括氮化钛、碳化钛、氮化钽、碳化组、碳化鹤、或氣化招钦。5.如权利要求3所述的制作方法，其中该离子注入工艺包括注入铝、氮、氯、氧、氟、或溴。6.如权利要求3所述的制作方法，其中该目标功函数介于4.9eV与5. 2eV之间。7.如权利要求3所述的制作方法，还包括热处理工艺，进行于该离子注入工艺之后。8.如权利要求7所述的制作方法，其中该热处理工艺还包括通入氧气的步骤。9.如权利要求7所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之前，而该热处理工艺进行于形成该功函数金属层之后。10.如权利要求7所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之后。11.如权利要求I所述的制作方法，其中该半导体元件的该导电型为N型导电型。12.如权利要求11所述的制作方法，其中该功函数金属层包括铝化钛、铝化锆、铝化钨、铝化钽或铝化铪。13.如权利要求12所述的制作方法，还包括 于该基底上与该栅极沟槽内形成该功函数金属层；以及 进行铝离子注入工艺，用以调整该功函数金属层的铝含量。14.如权利要求12所述的制作方法，还包括 于该基底上与该栅极沟槽内形成金属层；以及 进行铝离子注入工艺，形成该功函数金属层。15.如权利要求11所述的制作方法，其中该离子注入工艺包括注入镧、锆、铪、钛、铝、银或鹤。16.如权利要求11所述的制作方法，其中该目标功函数介于3.9eV与4. 2eV之间。17.如权利要求11所述的制作方法，还包括氮气热处理工艺，进行于该离子注入工艺之后。18.如权利要求17所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之前，而该氮气热处理工艺进行于形成该功函数金属层之后。19.如权利要求17所述的制作方法，其中该离子注入工艺进行于形成该功函数金属层之后。20.如权利要求I所述的制作方法，还包括于该栅极沟槽内形成填充金属层的步骤，且该填充金属层填满该栅极沟槽。21...

【专利技术属性】
技术研发人员：王韶韦，王俞仁，林建良，邓文仪，吕佐文，陈致中，颜英伟，林钰闵，简金城，陈哲明，徐俊伟，张家隆，吴宜静，詹书俨，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：