半导体集成电路制造技术

本发明专利技术提供一种能够在短时间内精度良好地检测跳变扫描测试中的跳变故障的半导体集成电路。在半导体集成电路（1）中，构成为在高速时钟工作块（高速时钟组）和低速时钟工作块（低速时钟组）这样的工作频率不同的块间配置扫描链，在半导体集成电路（1）的跳变扫描测试的获取工作时，利用跳变扫描用时钟控制电路（7）停止向低速时钟组的扫描FF供给的时钟。由此，不需要低速时钟组的扫描FF中的信号屏蔽。

【技术实现步骤摘要】
半导体集成电路
本专利技术涉及半导体集成电路，特别涉及以能够进行跳变扫描测试的方式构成的半导体集成电路。
技术介绍
伴随着近年来的半导体集成电路的高速化以及大规模化，要求能够在短时间内对所制造的半导体集成电路实施检查或工作试验的方法。作为半导体集成电路的测试方法，存在扫描测试。用于进行扫描测试的扫描电路例如如图4所示的扫描电路100那样，是用扫描触发器（扫描FF）103a～103d置换了半导体集成电路内的触发器（D-FF）的结构。扫描FF是具有扫描输入端子和扫描输出端子的触发器，依次将位于前级的扫描FF的扫描输出端子Q和位于后级的扫描FF的扫描输入端子SD连接，形成扫描路径。具体地说，是以下结构：如图4所示，在触发器的数据输入D设置多路选择器MUX，以能够从外部向该触发器直接输入数据的方式设置扫描输入端子SD，由此，利用多路选择器MUX的选择端子（也称为扫描使能端子）SS切换通常的工作时的数据输入D和扫描输入SD。此外，扫描FF103a～103d的扫描输出Q与通常的工作时的数据输出是共同的。在扫描电路100中，连结扫描FF（将其称为扫描链），控制各扫描FF的扫描使能端子，由此，能够进行移位寄存器工作。由此，能够将顺序电路作为组合电路进行测试。即，当利用扫描使能信号选择扫描FF的数据输入D时，触发器取入来自组合电路101的值（将其称为获取工作）。此外，在扫描使能信号选择扫描FF的扫描输入SD时，扫描FF进行移位工作（将其称为扫描移位工作）。另一方面，有在一个半导体集成电路中存在以不同的频率的时钟进行工作的区域的情况，以全速（at_speed）执行这样的区域间的数据传送测试，所以，例如在专利文献1中，生成基本时钟和对该基本时钟进行二分频后的分频时钟。此外，在专利文献2中也公开了使用了频率和相位的至少一方不同的多个时钟信号的半导体装置的扫描测试。作为缩短上述的扫描测试的测试时间的方法，已知有压缩扫描。图5示出压缩扫描电路的一个例子。图5的压缩扫描电路200的图案展开电路201为以下结构：经由多路选择器217将多个扫描输入端子211连接到分别由多级（此处是5级）扫描FF205构成的8个扫描链207。与扫描链连接的扫描输入在扫描移位中动态地切换。此外，在图案压缩电路203中，各扫描链207经由异或（EX-OR）门219与多个扫描输出端子213连接。由于扫描测试时间的大部分是扫描移位所需要的时间，所以，通过使用图5所示的压缩扫描电路200，从而各扫描链的扫描触发器的级数减少，所以，扫描移位时间变短，其结果是，能够缩短扫描测试时间。专利文献1：日本特开2009-36668号公报；专利文献2：日本特开2010-197291号公报。在对如图7所示那样的以高速时钟进行工作的高速时钟触发器305和以低速时钟进行工作的低速时钟触发器307混合存在的半导体集成电路进行扫描测试的情况下，需要能够从外部直接控制扫描FF的时钟。即，在扫描测试时，若存在分频电路301，则不能够进行扫描测试，所以，需要对分频电路301进行旁路。因此，在扫描测试时需要不同的频率的时钟的情况下，也考虑从外部提供其它时钟，但是，存在如下问题：由于半导体芯片的电极焊盘数或封装的端子数方面存在限制，所以，不能够采用供给其它时钟的结构。另一方面，在要以同一外部时钟端子供给不同的频率的时钟来实施跳变扫描测试的情况下，在高速时钟触发器的测试时，不对低速时钟触发器补偿工作，所以，需要屏蔽（mask）扫描FF的期待值来实施测试。此时，在同时还应用压缩扫描的情况下，如图5所示，图案压缩电路由EX-OR门构成，所以，当对低速时钟触发器的扫描FF的期待值进行屏蔽时，也屏蔽了位于其它扫描链的同一级的高速时钟的扫描FF。其结果是，存在压缩扫描中的故障的检测率降低的问题。并且，关于未被压缩扫描发现的故障，例如，如图6所示，使用对图案展开电路/图案压缩电路进行旁路而构成的压缩旁路模式进行故障检测，产生跳变扫描测试的测试时间变长由压缩旁路增加了扫描FF的级数的量的问题。
技术实现思路
本专利技术是为了解决上述课题而提出的，其目的在于提供一种半导体集成电路，能够以短时间并且精度良好地检测在半导体集成电路中构筑的逻辑电路等中所产生的跳变故障。为了实现上述目的，本专利技术提供一种半导体集成电路，具有工作频率不同的多个逻辑电路块，以能够执行跳变扫描测试的方式构成，其中，具备：时钟供给单元，从时钟供给源供给分别与所述多个逻辑电路块的工作频率相当的频率的多个时钟信号；压缩扫描电路，该压缩扫描电路具有：多个扫描链，由从所述时钟供给单元接受与所述多个逻辑电路块的工作频率对应的时钟信号的供给而进行工作的多个触发器构成，在该多个触发器中以将前级的触发器的数据输出端子和下一级的触发器的扫描数据输入端子彼此连接并且能够进行扫描移位工作和获取工作的切换的方式构成；图案展开电路，连接在该多个扫描链的扫描输入侧；图案压缩电路，连接在该多个扫描链的扫描输出侧，在所述压缩扫描电路中，构成该多个扫描链的触发器的数据输出端子与所述多个逻辑电路块的信号输入端子连接，将该多个逻辑电路块的信号输出端子连接到构成所述扫描链的其它触发器的数据输入端子；以及时钟控制单元，在所述压缩扫描电路的所述跳变扫描测试的获取工作时，停止向构成所述扫描链的多个触发器中的特定的触发器供给所述时钟信号。根据本专利技术，能够起到以短时间并且精度良好地检测在逻辑电路等中所产生的跳变故障的效果。附图说明图1是示出本专利技术的实施方式的半导体集成电路整体的结构的框图。图2是示出各扫描触发器的结构的图。图3是示出实施方式的半导体集成电路中的跳变扫描时的工作的时序图。图4是示出扫描电路的概要的图。图5是示出压缩扫描电路的一个例子的图。图6是示出针对压缩扫描的压缩旁路模式的电路例子的图。图7是示出以往的扫描测试时的时钟系统的图。具体实施方式参照附图详细地对本专利技术的优选实施方式进行说明。图1是示出本专利技术的实施方式的半导体集成电路整体的结构的框图。如图1所示，本专利技术的实施方式的半导体集成电路1具备：压缩扫描电路10，用于进行扫描测试；跳变扫描用时钟控制电路7，在压缩扫描电路10中实施跳变扫描测试时进行预定的时钟控制；分频电路9，对半导体集成电路1的基本工作时钟（CLK）进行分频。压缩扫描电路10构成为具备：扫描链，分别连结（串联连接）多级（此处是6级）扫描触发器（适当地，也记述为扫描FF）FF1～FF36而构成；成为测试对象的组合电路15、17，针对来自扫描FF的输入信号，输出预定的信号；图案展开电路3，将多个扫描输入端子12经由多路选择器连接到扫描FF；图案压缩电路5，将来自扫描链的输出经由异或（EX-OR）门连接到多个扫描输出端子14。并且，由于图案展开电路3以及图案压缩电路5的结构与图5所示的图案展开电路201以及图案压缩电路203相同，所以，此处省略它们的图示。此外，在图1的半导体集成电路1中，为了简化，省略位于扫描FF21～FF26和扫描FF31～FF36之间的一系列的扫描FF以及组合电路而示出。半导体集成电路1例如以同步电路方式进行设计，在共有从未图示的时钟生成部供给的时钟信号CLK的扫描触发器FF1～FF36之间插入组合电路15、17，这些扫描FF以及组合电路与时钟信本文档来自技高网...

【技术保护点】
一种半导体集成电路，具有工作频率不同的多个逻辑电路块，以能够执行跳变扫描测试的方式构成，其中，具备：时钟供给单元，从时钟供给源供给分别与所述多个逻辑电路块的工作频率相当的频率的多个时钟信号；压缩扫描电路，该压缩扫描电路具有：多个扫描链，由从所述时钟供给单元接受与所述多个逻辑电路块的工作频率对应的时钟信号的供给而进行工作的多个触发器构成，在该多个触发器中以将前级的触发器的数据输出端子和下一级的触发器的扫描数据输入端子彼此连接并且能够进行扫描移位工作和获取工作的切换的方式构成；图案展开电路，连接在该多个扫描链的扫描输入侧；图案压缩电路，连接在该多个扫描链的扫描输出侧，在所述压缩扫描电路中，构成该多个扫描链的触发器的数据输出端子与所述多个逻辑电路块的信号输入端子连接，将该多个逻辑电路块的信号输出端子连接到构成所述扫描链的其它触发器的数据输入端子；以及时钟控制单元，在所述压缩扫描电路的所述跳变扫描测试的获取工作时，停止向构成所述扫描链的多个触发器中的特定的触发器供给所述时钟信号。

【技术特征摘要】
2011.06.23 JP 2011-1395931.一种半导体集成电路，具有工作频率不同的多个逻辑电路块，以能够执行跳变扫描测试的方式构成，其中，具备：时钟供给单元，从时钟供给源供给分别与所述多个逻辑电路块的工作频率相当的频率的多个时钟信号；压缩扫描电路，该压缩扫描电路具有：多个扫描链，由从所述时钟供给单元接受与所述多个逻辑电路块的工作频率对应的时钟信号的供给而进行工作的多个触发器构成，在该多个触发器中以将前级的触发器的数据输出端子和下一级的触发器的扫描输入端子彼此连接并且能够进行扫描移位工作和获取工作的切换的方式构成；图案展开电路，连接在该多个扫描链的扫描输入侧；图案压缩电路，连接在该多个扫描链的扫描输出侧，在所述压缩扫描电路中，构成该多个扫描链的触发器的数据输出端子与所述多个逻辑电路块的信号输入端子连接，将该多个逻辑电路块的信号输出端子连接到构成所述扫描链的其它触发器...

【专利技术属性】
技术研发人员：伊藤博昭，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：