提供了在基于纳米级沟道的场效应晶体管（FET）中嵌入硅锗（e-SiGe）源极和漏极应力源的技术。在一方面中，一种制造FET的方法包括以下步骤。提供掺杂的衬底，在所述掺杂的衬底上具有电介质。在所述电介质上设置至少一个硅（Si）纳米线。掩蔽所述纳米线的一个或多个部分而使所述纳米线的其它部分暴露。在所述纳米线的暴露的部分上生长外延锗（Ge）。使所述外延Ge与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域，所述SiGe区域在所述纳米线中引入压缩应变。所述掺杂的衬底用作所述FET的栅极，所述纳米线的掩蔽部分用作所述FET的沟道，且嵌入的SiGe区域用作所述FET的源极和漏极区域。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及基于纳米级沟道的场效应晶体管(FET)，例如FinFET和纳米线FET，更具体而言，涉及在基于纳米级沟道的FET中嵌入硅锗(e-SiGe)源极和漏极应カ源(stressor)的技术。
技术介绍
在体(bulk)平面P沟道场效应晶体管(p-FET)中，已成功使用嵌入式硅锗(e-SiGe)源极和漏极作为在p-FET沟道中诱发应变的有效方法。一般而言，FET包括通过至少ー个沟道连接的源极和漏扱、以及调节通过沟道的电流的栅极。压缩应变提高空穴迁移率，并因此增大器件驱动电流。用于体平面p-FET中的e-SiGe源极和漏极的エ艺包括在硅(Si)中蚀刻出p_FET的源极和漏极区域，然后从SiGe外延生长源极和漏极区域。由于SiGe与Si之间的晶格失配(其中SiGe具有大晶格常数)，源极和漏极区域在p-FET沟道中诱发压缩应变。对于互补金属氧化物半导体(CMOS)技术的进ー步按比例缩放，诸如FinFET和纳米线FET的非平面器件呈现的短沟道控制比平面体FET所能获得的短沟道控制更加优异。可惜的是，无法以e-SiGe目前已知的形式使用e-SiGe以使这些非平面器件中的FET沟道应变。e-SiGeエ艺与这些非平面FET几何形状不相容的主要原因是，沟道由极薄的体(例如鳍片(fin)或纳米线)制成。由于不存在外延SiGe可从其引晶(seed)的衬底，因此不可能蚀刻出沟道扩展部(extension)以用外延SiGe取代这些沟道扩展部。因此，需要能够集成e-SiGe源极和漏极与非平面FET器件(例如FinFET和纳米线FET)的技术。
技术实现思路
本专利技术提供在基于纳米级沟道的场效应晶体管(FET)中嵌入硅锗(e-SiGe)源极和漏极应カ源的技木。在本专利技术的ー个方面中，一种制造FET的方法包括以下步骤。提供掺杂的衬底，在所述掺杂的衬底上具有电介质。在所述电介质上设置至少ー个硅(Si )纳米线。掩蔽所述纳米线的ー个或多个部分而使所述纳米线的其它部分暴露。在所述纳米线的暴露的部分上生长外延锗(Ge)。使所述外延Ge与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域，所述SiGe区域在所述纳米线中引入压缩应变。所述掺杂的衬底用作所述FET的栅极，所述纳米线的掩蔽部分用作所述FET的沟道，且嵌入的SiGe区域用作所述FET的源极和漏极区域。在本专利技术的另一方面中，提供ー种FET。所述FET包括掺杂的衬底，其上具有电介质；至少ー个Si纳米线，其被设置在所述电介质上；掩模，其在所述纳米线的ー个或多个部分之上；以及在所述纳米线中嵌入的第一 SiGe区域和第二 SiGe区域，其在所述纳米线中引入压缩应变，其中，所述掺杂的衬底用作所述FET的栅极，所述纳米线的在所述掩模之下的部分用作所述FET的沟道，所述嵌入的第一 SiGe区域用作所述FET的源极区域，且所述嵌入的第二 SiGe区域用作所述FET的漏极区域。在本专利技术的又一方面中，提供另ー种制造FET的方法。所述方法包括以下步骤。提供绝缘体上硅(SOI)晶片。所述SOI晶片具有在掩埋氧化物(BOX)之上的SOI层。在所述SOI层中形成多个纳米线和衬垫(pad)，其中所述衬垫以梯子状配置附接在所述纳米线的相反两端。在所述纳米线和衬垫之上形成热氧化物。围绕每一个所述纳米线的至少一部分在所述热氧化物上形成虚栅极(dummy gate)。从所述纳米线的自所述栅极伸出的部分和从每ー个所述衬垫的至少一部分去除所述热氧化物。在从其去除了所述热氧化物的所述纳米线的自所述栅极伸出的部分和所述衬垫的部分上生长外延Ge。使所述外延Ge与所述纳米线和衬垫中的Si相互扩散而形成嵌入的SiGe源极和漏极区域，所述嵌入的SiGe源极和漏极区域在所述纳米线中引入压缩应变。在所述虚栅极以及嵌入的SiGe源极和漏极区域之上沉积电介质膜。去除所述虚栅极以在所述纳米线中引入额外的应变。用取代栅极取代所述虚栅极，其中，所述纳米线的被所述取代栅极围绕的部分用作所述FET的沟道。 在本专利技术的再一方面中，提供另ー种FET。所述FET包括多个纳米线和衬垫，其形成在SOI晶片的SOI层中，其中所述衬垫以梯子状配置附接在所述纳米线的相反两端；栅极，其围绕每一个所述纳米线的至少一部分；以及在所述纳米线的自所述栅极伸出的部分中嵌入的SiGe源极和漏极区域，其在所述纳米线中引入压缩应变，其中，所述纳米线的被所述栅极围绕的部分用作所述FET的沟道。通过參考以下详细说明和附图，将能够更完全地了解本专利技术以及本专利技术的其它特征和优点。附图说明图I是根据本专利技术的实施例示例出制造纳米线场效应晶体管(FET)的起始结构的横截面图，该起始结构在掺杂的衬底之上的氮化物膜上具有纳米线；图2是根据本专利技术的实施例示例出图I的结构的自顶向下视图的图；图3是根据本专利技术的实施例示例出已在纳米线和氮化物膜之上对掩模(例如，氢娃倍半氧烧(hydrogen silsesquioxane, HSQ)掩模)进行了构图的横截面图；图4是根据本专利技术的实施例示例出图3的结构的自顶向下视图的图；图5是根据本专利技术的实施例示例出已在纳米线上选择性生长外延锗(Ge)的横截面图；图6是根据本专利技术的实施例示例出图5的结构的自顶向下视图的图；图7是根据本专利技术的实施例示例出已使用热混合驱使外延Ge进入FET源极和漏极区域中的纳米线中而形成嵌入的硅锗(SiGe)源极和漏极的横截面图；图8是根据本专利技术的实施例示例出制造纳米线FET的起始结构的横截面图，该起始结构具有被蚀刻到绝缘体上硅(SOI)晶片中的ー个或多个纳米线和衬垫；图9是根据本专利技术的实施例示例出图8的结构的自顶向下视图的图；图10是根据本专利技术的实施例示例出热氧化物已在纳米线和衬垫之上形成、虚栅极已在纳米线的一部分之上的热氧化物上形成且间隔物(spacer)已在虚栅极的相反两侧上形成的横截面图11是根据本专利技术的实施例示例出图10的结构的自顶向下视图的图；图12是根据本专利技术的实施例示例出已通过去除热氧化物的部分而使衬垫的部分以及源极和漏极扩展部暴露的横截面图；图13是根据本专利技术的实施例示例出图12的结构的自顶向下视图的图；图14根据本专利技术的实施例示例出已在衬垫的部分以及源极和漏极扩展部上生长外延Ge的横截面图；图15是根据本专利技术的实施例示例出图14的结构的自顶向下视图的图；图16是根据本专利技术的实施例示例出已使用外延Ge与衬垫的部分及源极和漏极扩展部的硅(Si)的相互扩散而形成e-SiGe源极和漏极区域的横截面图；图17是根据本专利技术的实施例示例出图16的结构的自顶向下视图的图； 图18是根据本专利技术的实施例示例出已使用化学机械抛光(CMP)平坦化沉积在虚栅极、间隔物以及e-SiGe源极和漏极区域之上的电介质膜的横截面图；图19是根据本专利技术的实施例示例出图18的结构的自顶向下视图的图；图20是根据本专利技术的实施例示例出已去除虚栅极以增加沟道中的应カ的横截面图； 图21是根据本专利技术的实施例示例出图20的结构的自顶向下视图的图；图22是根据本专利技术的实施例示例出取代去除的虚栅极而已形成了取代栅极的横截面图；图23是根据本专利技术的实施例示例出图22的结构的自顶向下视图的图；图24是根据本专利技术的实施例使用本技术结合自底向上Si纳米线制造エ艺所制造的若干本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：G·科恩，C·E·穆雷，M·J·鲁克斯，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。