本发明专利技术涉及用于集成电路器件的3D集成微电子组件及其制作方法。一种3D中介层（及其制作方法），包括具有相对的第一和第二表面的晶体基板装卸器，其中在第一表面中形成腔体。绝缘材料层在限定腔体的装卸器的表面上形成。腔体被填充以柔性电介质材料。多个电互连通过中介层形成。每个电互连包括通过晶体基板装卸器形成的从第二表面延伸到腔体的第一孔、通过柔性电介质材料形成以便从第一孔延伸且与之对准的第二孔、沿着第一孔的侧壁形成的绝缘材料层以及通过第一和第二孔延伸的导电材料。
【技术实现步骤摘要】
本专利技术涉及半导体封装，且更具体而言，涉及ー种在其上安装半导体器件的3D中介ノ云(interposer)。
技术介绍
半导体器件的趋势是封装在较小封装(其在提供片外信令连接时保护芯片)中的较小集成电路器件(IC器件，也称为芯片)。最近发展和提炼了在单个封装中堆叠相关芯片的3D封装。3D封装可以导致増加的密度和较小的形状因子、较好的电性能(因为较短的互连长度，这允许増加的器件速度和较低的功耗)、较好的异构集成(即，集成诸如图像传感器及其处理器这样的不同功能层)以及较低的成本。包括先通孔(Via-First)、后通孔(Via-Last)和中通孔(Via-middle)エ艺的用于形成穿娃通孔(TSV)的现有3D IC封装技术利用本质上复杂且昂贵的半导体光刻エ艺。因此，世界上很少公司可以付得起毎年在CMOSR&D中的几十亿美元来保持步伐。另ー相关3D封装技术是中介层。常规中介层是在基板上、在基板中和/或通过基板形成有导电图案以提供用于半导体器件的电接ロ的绝缘基板(典型地，塑料或陶瓷)。中介层常用于采用使用焊球来创建芯片和中介层之间的电连接的倒装芯片方法的芯片组装技木。中介层可以提供相对于半导体器件上的电连接图案或密度具有修改、増加或减小的连接图案或密度的电连接。更近来，随着穿硅通孔的出现，已发展了 3D硅和玻璃中介层以在几何尺寸和材料方面均増加印刷电路板和集成电路之间的缝隙，以用于系统级封装(SiP)、层叠封装(PoP)、倒装芯片球栅阵列(fc-BGA)或更新的扇出晶片级封装。3D中介层将晶片级技术和优点与3D路由能力(例如，更高的分辨率和更精细的节距/密度)相组合。常规3D中介层在图I中示出。中介层I包括硅基板2、通过基板2延伸且通过基板2形成电接触的穿硅通孔3、路由层4和SMT兼容接触5、倒装芯片连接器6(在其上安装IC芯片7)。制造中介层I中的一个难度涉及随着基板2的宽度增加难以制作的通孔3(例如，要求昂贵的半导体溅射工具)。此外，由于中介层和在其上安装中介层的PC板之间的不同热和机械特性所导致的热应カ，中介层I和底层印刷电路板之间的SMT接触5可能失效。需要一种补充的、成本有效的TSV解决方案来增强3D中介层的性能。
技术实现思路
本专利技术是一种解决常规中介层的缺陷的3D中介层及其制作方法。中介层包括具有相対的第一和第二表面的晶体基板装卸器(handler)(其中在第一表面中形成腔体)、布置在限定腔体的装卸器的表面上的绝缘材料层、布置在腔体中的柔性电介质材料以及多个电互连。每个电互连包括通过晶体基板装卸器形成的从第二表面延伸到腔体的第一孔、通过柔性电介质材料形成以便从第一孔延伸且与第一孔对准的第二孔、沿着第一孔的侧壁形成的绝缘材料层以及通过第一和第二孔延伸的导电材料。形成中介层的方法包括在具有相对的第一和第二表面的晶体基板装卸器中形成腔体，其中在晶体基板装卸器的第一表面中形成腔体；形成通过晶体基板装卸器从第二表面延伸到腔体的多个第一孔；在限定腔体的装卸器的表面上和在第一孔的侧壁上形成绝缘材料层；在腔体中形成柔性电介质材料；形成通过柔性电介质材料的第二孔，使得第二孔中的每一个从第一孔之一延伸且与之对准；以及针对从第一孔之一延伸且与之对准的第二孔中的每一个，形成通过一个第一孔和一个第二孔延伸的导电材料。本专利技术的其他目的和特征将通过说明书、权利要求书和附图的研究而将变得显见。附图说明图I是常规中介层的剖面侧视图。图2-7是顺序地示出在形成本专利技术的中介层中的步骤的剖面侧视图。图8是集成到本专利技术的中介层的IC器件的剖面侧视图。 具体实施例方式本专利技术是一种3D中介层，其形成如下面描述且在图2-7中示出。形成工艺开始于如图2中所示的晶体基板装卸器10。非限制性示例可以包括具有约eOOMffl的厚度的晶体基板的装卸器。腔体12可以通过使用激光、等离子体蚀刻工艺、喷砂工艺、机械研磨工艺或任意其他类似的方法而形成在装卸器中。优选地，腔体12通过光刻等离子体蚀刻而形成，该光刻等离子体蚀刻包括在装卸器10上形成光致抗蚀剂层、对光致抗蚀剂层进行图案化以露出装卸器10的选择部分以及然后执行等离子体蚀刻工艺(例如，使用SF6等离子体)以去除装卸器10的露出部分以形成腔体12。优选地，腔体不进一步延伸超过晶体基板厚度的3/4，或至少留下约50Mm的最小厚度。等离子体蚀刻可以是各向异性的、锥形的、各向同性的或其组合。如图3中所示，然后形成通过装卸器10的减薄部分、由此从腔体12延伸到上表面的贯通孔14。孔14可以使用激光、等离子体蚀刻工艺、等离子体和湿法蚀刻的组合、喷砂工艺或任意类似方法来形成。优选地，以与形成腔体12类似的方式，贯通孔14通过等离子体蚀刻而形成(除了孔14完全通过晶体基板装卸器10的减薄部分延伸)。等离子体硅蚀刻(例如，各向异性的、锥形的、各向同性的或其组合)允许孔剖面的各种形状。优选地，孔14的剖面是锥形的，其中在孔14的腔体侧具有较小的尺寸而在装卸器10的顶面具有较大的尺寸。优选地，最小孔直径约为lOMffl，且壁相对于与形成孔14所通过的晶体基板的表面垂直的方向的角度介于5°和45°之间，使得孔在其顶面比在其面对腔体12的表面具有更大的剖面尺寸。如图3中所示，装卸器10的所有露出的表面(或至少限定腔体12的表面、孔14的侧壁以及装卸器10的顶面)然后覆盖有绝缘材料层16 (即，使用喷涂工艺、PECVD工艺、电化学沉积工艺等进行施加)。在优选的非限制性实施例中，绝缘材料层16可以是利用PECVD工艺施加的最小厚度为100埃的二氧化硅(Si02)。如图4中所示，使用旋涂工艺、喷涂工艺、点胶工艺、电化学沉积工艺、层压工艺或任意其他类似方法，腔体12然后被填充以柔性(compliant)电介质材料18。柔性电介质是在所有三个正交方向上呈现柔性且可以适应晶体基板Γ2. 6 ppm/° C)和铜Γ17ppm/° C)互连之间的热膨胀系数(CTE)失配的相对软的材料(例如，阻焊剂)。柔性电介质材料18优选地是诸如BCB (苯并环丁烯)、阻焊剂、阻焊膜、FR4、模塑料或BT环氧树脂的聚合物。贯通孔20然后通过电介质材料18形成且与孔14对准。孔20可以通过使用用于较大尺寸的孔20的CO2激光(例如约70Mm的斑点尺寸)或用于较小尺寸的孔20 (例如直径小于50Mm)的UV激光(例如，在355nm的波长约20Mm的斑点尺寸)形成。可以使用脉冲长度小于140ns的介于10至50kHz之间的激光脉冲频率。优选地，贯通孔20具有IOMm的最小直径，且相对于垂直倾斜不大于15度。贯通孔20的侧壁然后被金属化(即，被金属化层22覆盖)。金属化工艺优选地开始于用于去除涂污在贯通孔20的内壁上的任意树脂(钻通诸如环氧、聚酰亚胺、氰酸酯树脂等电介质材料导致)的除污エ艺。该エ艺涉及使用Y-丁内酯和水的混合物接触树脂涂污以软化树脂涂污，接着是用碱性高锰酸盐溶液处理以去除软化的树脂以及用水合酸性中和剂处理以中和并去除高锰酸盐残留。在除污处理之后，初始导电金属化层22通过化学镀 铜来形成，接着被光刻回蚀，使得金属化层沿着电介质18 (在孔20的底部)远离孔20且沿着绝缘层16 (在孔14的顶部)远离孔14均延伸短距离(例如，25Mm或更本文档来自技高网...
【技术保护点】
一种中介层，包含：具有相对的第一和第二表面的晶体基板装卸器，其中在第一表面中形成腔体；布置在限定腔体的装卸器的表面上的绝缘材料层；布置在腔体中的柔性电介质材料；以及多个电互连，每个电互连包含：？？？？？？？？？？？通过晶体基板装卸器形成的从第二表面延伸到腔体的第一孔；？？？？？？？？？？？通过柔性电介质材料形成以便从第一孔延伸且与第一孔对准的第二孔；？？？？？？？？？？？沿着第一孔的侧壁形成的绝缘材料层；以及？？？？？？？？？？？通过第一和第二孔延伸的导电材料。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：V奥加涅相，
申请(专利权)人：奥普蒂兹公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。