地址转变检测电路制造技术

本发明专利技术公开了一种地址转变检测电路，包括两个相同的地址转变检测信号产生装置、反相器和信号合成装置。两个地址转变检测信号产生装置都包括一单边延迟电路，分别产生一个地址信号的上升沿处的输出脉冲和一个地址信号的下降沿处的输出脉冲，并能通过各自的单边延迟电路的延迟时间分别控制两个输出脉冲的宽度。信号合成装置输出在地址信号上升沿和下降沿时都有脉冲的ATD信号。本发明专利技术利用两个单边延迟电路能分别控制地址信号上升沿和下降沿时的ATD信号宽度，能有效的避免ATD信号宽度被地址线上的毛刺控制。

【技术实现步骤摘要】

本专利技术涉及异步电路系统，特别是涉及一种地址转变检测电路。
技术介绍
在异步电路系统特别是异步静态存储器(Asynchronous SRAM, ASRAM)的操作中，当地址线上有变化时意味着要开始一个新的读或写周期。虽然ASRAM没有外部时钟，但也需要产生一个类似时钟的信号来触发内部的一些电路做好读写的准备工作，比如对位线(bit-line)预充电(pre-charge),或者用来产生脉冲字线(PWL :pulse word-line)等等。地址转变检测(Address Transition Detect, ATD)电路就是用来检测地址线上的变化，并产生一个脉冲信号用于内部电路，该脉冲信号的宽度是一个重要的参数。太宽的脉冲会导致地址译码已经完成了，字线(word-line)已经准备接通，而位线的预充电却还没有结束，这直接导致了读写的延迟。太窄的脉冲会使位线的预充电不充分，导致读周期的延迟；在脉 冲字线的情况下更可能导致读的失败。图IA和图IB所示的电路是两种常用的现有ATD电路，两种现有ATD电路都能同时检测地址线的上升沿和下降沿。如图IA所示，第一种现有ATD电路包括有一个延迟电路(DELAY) 11，三个与非门12、13和14，以及一个反相器15。所述延迟电路11的输入端接的输入信号为地址信号Al，输出信号为信号AlD和信号A1BD。信号AlD为地址信号Al的延迟信号，在地址信号Al的上升沿和下降沿都有一延迟，信号AlBD为信号AlD的反相信号。第一个与非门12的两个输入端分别接地址信号Al和信号A1BD，第一个与非门12的输出端在地址信号Al的上升沿输出一个脉冲信号ATD1BR。地址信号Al和反相器15相连，第二个与非门13的两个输入端接信号AlD和反相器15的输出端的信号A1B，信号AlB为地址信号Al的反相信号，第二个与非门13的输出端在地址信号Al的下降沿输出一个脉冲信号ATD1BF。第三个与非门14的两个输入端接脉冲信号ATDlBR和脉冲信号ATD1BF，输出端输出脉冲信号ATDl，脉冲信号ATDl在地址信号Al的上升沿和下降沿都有脉冲。如图IB所示，第二种现有ATD电路包括有一个延迟电路21，两个CMOS传输门22和23, 二个反相器24和25。所述延迟电路21的输入端接的输入信号为地址信号A2,输出信号为信号A2D和信号A2BD。信号A2D为地址信号A2的延迟信号，在地址信号A2的上升沿和下降沿都有一延迟，信号A2BD为信号A2D的反相信号。地址信号A2和第一反相器25相连，第一反相器25的输出端输出和地址信号A2反相的信号A2B。第一个CMOS传输门22的输入端接地址信号A2、第二个CMOS传输门23的输入端接信号A2B，信号A2D接第一个CMOS传输门22的NMOS管的栅极和第二个CMOS传输门23的PMOS管的栅极、信号A2BD接第一个CMOS传输门22的PMOS管的栅极和第二个CMOS传输门23的NMOS管的栅极，第一个CMOS传输门22和第二个CMOS传输门23的输出端输出脉冲信号ATD2B并和第二个反相器24相连,第二个反相器24的输出端输出脉冲信号ATD2,脉冲信号ATD2在地址信号A2的上升沿和下降沿都有脉冲。第一种现有ATD电路和第二现有ATD电路中的延迟电路11和21可由多种电路实现，如图2A所示为现有延迟电路的一个例子，现有延迟电路包括6个反相器(Inverter)31、4个电阻32和4个电容33，前四个反相器31之间都串接电阻32和电容33组成的延迟电路，第一个反相器31的输入端接输入信号IN,第5个反相器31输出端输出输出信号0UT0、第6个反相器31输出端输出输出信号0UT1,其中第一个和第三个电容33接负电源VSS或地、第二个和第四个电容33接正电源VCC。如图2B所示，为现有延迟电路的输入输出波形图，可以看出，在输入信号IN上升沿和下降沿处，输出信号OUTO和OUTl都有一个延迟，上升沿的延迟时间为DLY-R、下降沿的延迟时间为DLY-F。其中延迟时间为DLY-R和DLY-F相近，用以保持检测到上升沿和下降沿时ATD信号的脉冲宽度相同。如图3A和图3B所示，分别为第一种和第二种现有ATD电路在正常工作条件下的波形图。在正常工作中，相邻的地址信号间隔PW_ADD应该为一个读或写的周期(tCYC)，即PW_ADD为tCYC大于ATD信号的宽度即DLY_R或DLY_F ;图3A中的ATD信号为脉冲信号 ATDl，脉冲信号ATDl在地址信号Al的上升沿的宽度为DLY_R、下降沿的宽度为DLY_F ;图38中的ATD信号为脉冲信号ATD2，脉冲信号ATD2在地址信号A2的上升沿的宽度为DLY_R、下降沿的宽度为DLY_F。如果地址线上存在一些噪声导致地址信号的毛刺，使得地址线上两个相邻地址信号间隔PW_ADD变小。通常毛刺的宽度比较小，那么只要当毛刺的宽度使PW_ADD小于DLY_R或DLY_F时，产生的ATD信号的脉冲宽度将直接取决与毛刺本身的宽度而与DLY_R或DLY_F无关。如图3C和图3D所示，分别为第一种和第二种现有ATD电路在有毛刺的条件下的波形图。可知脉冲信号ATDl在地址信号Al的上升沿和下降沿的宽度都和毛刺本身的宽度也即相对于正常工作条件下变小的PW_ADD宽度相同；脉冲信号ATD2在地址信号A2的上升沿和下降沿的宽度都和毛刺本身的宽度也即相对于正常工作条件下变小的PW_ADD宽度相同。如上所述，很窄的ATD宽度是危险的，甚至可能导致读写失效。
技术实现思路
本专利技术所要解决的技术问题是提供一种地址转变检测电路，能分别控制地址信号上升沿和下降沿时的ATD信号宽度，能有效的避免ATD信号宽度被地址线上的毛刺控制。为解决上述技术问题，本专利技术提供的地址转变检测电路包括一第一地址转变检测信号产生装置、一第二地址转变检测信号产生装置、一反相器和一信号合成装置。所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置相同；所述第一地址转变检测信号产生装置的输入端接地址信号；所述第二地址转变检测信号产生装置的输入端接所述地址信号的反相信号，所述反相信号由所述反相器的输出端输出、所述反相器的输入端接所述地址信号。所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置都在各自输入信号的上升沿处产生一输出脉冲、在各自输入信号的下降沿处不产生输出脉冲；或者，所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置都在各自输入信号的下降沿处产生一输出脉冲、在各自输入信号的上升沿处不产生输出脉冲。所述信号合成装置的输入端分别接所述第一地址转变检测信号产生装置的输出端和第二地址转变检测信号产生装置的输出端，所述信号合成装置将所述第一地址转变检测信号产生装置的输出脉冲和所述第二地址转变检测信号产生装置的输出脉冲合成后输出，所述信号合成装置的输出端在所述地址信号的上升沿和下降沿都产生一输出脉冲。所述第一地址转变检测信号产生装置的输出脉冲为第一地址转变检测信号、所述第二地址转变检测信号产生装置的输出脉冲为第二地址转变检测信号、所述信号合成装置的输出端的输出脉冲为第三地址转变检测信号。进一步改进是，所述第一地址转变检测信号产生装置和第二地址转变检测信号本文档来自技高网...

【技术保护点】
一种地址转变检测电路，其特征在于，包括一第一地址转变检测信号产生装置、一第二地址转变检测信号产生装置、一反相器和一信号合成装置；所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置相同；所述第一地址转变检测信号产生装置的输入端接地址信号；所述第二地址转变检测信号产生装置的输入端接所述地址信号的反相信号，所述反相信号由所述反相器的输出端输出、所述反相器的输入端接所述地址信号；所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置都在各自输入信号的上升沿处产生一输出脉冲、在各自输入信号的下降沿处不产生输出脉冲；或者，所述第一地址转变检测信号产生装置和第二地址转变检测信号产生装置都在各自输入信号的下降沿处产生一输出脉冲、在各自输入信号的上升沿处不产生输出脉冲；所述信号合成装置的输入端分别接所述第一地址转变检测信号产生装置的输出端和第二地址转变检测信号产生装置的输出端，所述信号合成装置将所述第一地址转变检测信号产生装置的输出脉冲和所述第二地址转变检测信号产生装置的输出脉冲合成后输出，所述信号合成装置的输出端在所述地址信号的上升沿和下降沿都产生一输出脉冲。

【技术特征摘要】

【专利技术属性】
技术研发人员：童明照，张晟俊，
申请(专利权)人：芯成半导体上海有限公司，
类型：发明
国别省市：