双大马士革浅冗余金属制备工艺制造技术

本发明专利技术公开了一种双大马士革浅冗余金属制造工艺，通过在通孔光掩模版上添加冗余金属图形，采用金属硬掩模部分沟槽优先双大马士革工艺形成带有浅冗余金属的双大马士革结构，从而可以在降低金属互连线寄生电容，改善互连RC延迟同时，不会恶化化学机械研磨（CMP）工艺；且工艺简单，不增加工艺步骤，能够完全兼容金属硬掩模部分沟槽优先铜双大马士革制造工艺。

【技术实现步骤摘要】

本专利技术涉及半导体工艺
，尤其涉及一种双大马士革浅冗余金属制备工艺。
技术介绍
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(ResistorCapacitor,简称RC)延迟呈现显著增加的趋势，为了减少后段互连RC延迟，引入低介电常数(Low-k)材料，并且铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，因此铜大马士革镶嵌工艺成为铜互连线制作的标准方法。铜大马士革工艺制程为在平面基体上淀积一介电层；通过光刻和刻蚀工艺在介 电层中形成镶嵌的通孔和沟槽；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨(CMP)平坦化去除介电层上多余金属，形成平面铜互连。为了改善CMP工艺均匀性，减少CMP工艺引起的金属铜碟形(Dishing)和介电材料侵蚀(Erosion)缺陷,冗余(Du_y)金属填充技术应运而生；所谓冗余金属填充，是指在版图的空白区域填充冗余金属来改善金属层图形密度均匀性。通常冗余金属在金属层掩模版制作过程中填充在金属层掩模版上，并与金属层互连线一同制作。因此，双大马士革工艺最终形成的冗余金属厚度与金属互连线厚度一致。然而，冗余金属的引入会引起互连线寄生电容的增加，恶化后段互连电阻电容(Resistor Capacitor,简称RC)延迟,特别是随着特征尺寸的减小其影响更加明显。降低冗余金属对互连线寄生电容的影响成为不得不考虑的问题。为了解决上述问题，目前提出的一种方式是降低冗余金属的厚度。然而，通常浅冗余金属的制作，需要增加一块独立冗余金属掩模版来进行光刻刻蚀，以形成浅冗余金属沟槽；这会增加工艺步骤，提高生产成本。此外，随着低K材料的引入，特别是在45nm及以下制程多孔低介电常数材料(Porous Low-k)的引入,为了降低刻蚀工艺对Porous Low_k材料的损伤,金属硬掩模部分沟槽优先双大马士革工艺成为主流工艺。而上述目前采用的通过增加一块独立冗余金属掩模版来制作浅冗余金属的方法并不能与金属硬掩模部分沟槽优先双大马士革工艺兼容。因此，有必要提出一种简单的并能够完全兼容金属硬掩模部分沟槽优先双大马士革工艺的浅冗余金属制造方法，以降低冗余金属引起的互连线寄生电容。
技术实现思路
本专利技术的目的在于提供一种双大马士革浅冗余金属制备工艺，以降低冗余金属引起的互连线寄生电容，并能够完全兼容金属硬掩模部分沟槽优先双大马士革工艺的浅冗余金属制造方法。为解决上述问题，本专利技术提出一种双大马士革浅冗余金属制备工艺，包括如下步骤提供一半导体基体，其中，所述半导体基体上已形成有第N层金属层；在所述第N层金属层上依次淀积刻蚀阻挡层、介电层、介电保护层和金属硬掩模层；在所述金属硬掩模层上旋涂光刻胶，并通过金属层光掩模版对所述光刻胶进行光亥|J，在所述光刻胶中形成金属互连线沟槽图形；以所述图形化的光刻胶为掩模，对所述金属硬掩模层进行刻蚀，在所述金属硬掩模层中形成金属互连线沟槽图形，并去除剩余的光刻胶；旋涂光刻胶，并通过通孔光掩模版对所述光刻胶进行光刻，其中所述通孔光掩模版上设置有冗余金属图形，在所述光刻胶中形成通孔图形和冗余金属图形； 以所述图形化的光刻胶为掩模，对所述介电保护层进行刻蚀，并对所述介电层进行部分刻蚀，在所述介电层中形成部分通孔图形；同时对所述金属硬掩模层进行部分刻蚀，在所述金属硬掩模层中形成冗余金属图形；并去除剩余的光刻胶；以图形化的金属硬掩模层为掩模对所述介电保护层及介电层进行刻蚀，在所述介电层中形成金属互连线沟槽和冗余金属沟槽，并打开所述部分通孔图形底部的刻蚀阻挡层，形成双大马士革结构；对所述双大马士革结构进行金属化，形成具有金属互连线、互连通孔和冗余金属的第N+1层金属层。可选的，所述N层金属层为第一层金属层，所述第N+1层金属层为第二层金属层。可选的，所述淀积刻蚀阻挡层、介电层及介电保护层的工艺为化学气相淀积法。可选的，所述刻蚀阻挡层的材料为SiCN、SiN, SiC、SiCO中的一种或多种。可选的，所述介电层的材料为低K介电材料。可选的，所述低K介电材料为SiOCH。可选的，所述介电保护层的材料为Si02、SiON, SIN中的任一种。可选的，所述淀积金属硬掩模层的工艺为物理气相淀积法。可选的，所述金属硬掩模层的材料为TiN、Ti、TaN、Ta、WN、W中的一种或多种。可选的，所述在介电层中形成的部分通孔图形的深度为互连通孔高度的120%-200%。可选的，所述在金属硬掩模层中形成的冗余金属图形的深度为金属硬掩模层厚度的 70%-90%。可选的，所述对双大马士革结构进行金属化包括如下步骤首先依次进行金属阻挡层淀积、铜籽晶层淀积、电镀填充金属铜；然后化学机械研磨平坦化去除多余金属至介电层，形成具有金属互连线、互连通孔和冗余金属的第N+1层金属层。可选的，所述冗余金属沟槽的深度位于化学机械研磨去除的介电层高度与金属互连线沟槽深度之间。可选的，所述冗余金属沟槽的深度等于化学机械研磨去除的介电层高度。与现有技术相比，本专利技术提供的双大马士革浅冗余金属制造工艺通过在通孔光掩模版上添加冗余金属图形，采用金属硬掩模部分沟槽优先双大马士革工艺形成带有浅冗余金属的双大马士革结构，从而可以在降低金属互连线寄生电容，改善互连RC延迟同时，不会恶化化学机械研磨(CMP)工艺；且工艺简单，不增加工艺步骤，能够完全兼容金属硬掩模部分沟槽优先铜双大马士革制造工艺。附图说明图I为本专利技术实施例提供的双大马士革浅冗余金属制造工艺的流程图；图2A至图2G为本专利技术实施例提供的双大马士革浅冗余金属制造工艺的各步骤对应的器件结构示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的双大马士革浅冗余金属制造工艺作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发 明实施例的目的。本专利技术的核心思想在于，提供一种双大马士革浅冗余金属制造工艺，通过在通孔光掩模版上添加冗余金属图形，采用金属硬掩模部分沟槽优先双大马士革工艺形成带有浅冗余金属的双大马士革结构，从而可以在降低金属互连线寄生电容，改善互连RC延迟同时，不会恶化化学机械研磨(CMP)工艺；且工艺简单，不增加工艺步骤，能够完全兼容金属硬掩模部分沟槽优先铜双大马士革制造工艺。请参考图I以及图2A至图2G，其中，图I为本专利技术实施例提供的双大马士革浅冗余金属制造工艺的流程图，图2A至图2G为本专利技术实施例提供的双大马士革浅冗余金属制造工艺的各步骤对应的器件结构示意图，结合图I以及图2A至图2G所示，本专利技术实施例提供的双大马士革浅冗余金属制造工艺包括如下步骤S101、提供一半导体基体101，其中，所述半导体基体101上已形成有第N层金属层102 ;在本专利技术实施例中，该第N层金属层102为第一金属层；S102、在所述第N层金属层102上依次淀积刻蚀阻挡层103、介电层104、介电保护层105和金属硬掩模层106,如图2A所不；S103、在所述金属硬掩模层106上旋涂光刻胶107，并通过金属层光掩模版对所述光刻胶107进行光刻，在所述光刻胶107中形成金属互连线沟槽图形，如图2B所示；S104、以所述图本文档来自技高网...

【技术保护点】
一种双大马士革浅冗余金属制备工艺，其特征在于，包括如下步骤：提供一半导体基体，其中，所述半导体基体上已形成有第N层金属层；在所述第N层金属层上依次淀积刻蚀阻挡层、介电层、介电保护层和金属硬掩模层；在所述金属硬掩模层上旋涂光刻胶，并通过金属层光掩模版对所述光刻胶进行光刻，在所述光刻胶中形成金属互连线沟槽图形；以所述图形化的光刻胶为掩模，对所述金属硬掩模层进行刻蚀，在所述金属硬掩模层中形成金属互连线沟槽图形，并去除剩余的光刻胶；旋涂光刻胶，并通过通孔光掩模版对所述光刻胶进行光刻，其中所述通孔光掩模版上设置有冗余金属图形，在所述光刻胶中形成通孔图形和冗余金属图形；以所述图形化的光刻胶为掩模，对所述介电保护层进行刻蚀，并对所述介电层进行部分刻蚀，在所述介电层中形成部分通孔图形；同时对所述金属硬掩模层进行部分刻蚀，在所述金属硬掩模层中形成冗余金属图形；并去除剩余的光刻胶；以图形化的金属硬掩模层为掩模对所述介电保护层及介电层进行刻蚀，在所述介电层中形成金属互连线沟槽和冗余金属沟槽，并打开所述部分通孔图形底部的刻蚀阻挡层，形成双大马士革结构；对所述双大马士革结构进行金属化，形成具有金属互连线、互连通孔和冗余金属的第N+1层金属层。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李磊，梁学文，胡友存，陈玉文，姬峰，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：