金属栅极形成方法技术

本发明专利技术公开了一种金属栅极形成方法，采用无定形碳层来代替多晶硅层作为金属栅极形成过程中的牺牲层，使得在形成所述金属栅极后可利用氧气去除所述无定形碳层时，避免对所述衬底的损伤。进一步的，采用初始氧化层和高K介质层的叠层结构来取代现有的栅介质层来取代现有的二氧化硅，所述初始氧化层和高K介质层的叠层结构具有较好的热稳定性和机械强度，能够获得更小的漏电流。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别涉及ー种。
技术介绍
随着集成电路中集成度的提高，半导体制造エ艺的特征尺寸也越来越小，传统的多晶硅栅极因其电性能的缺陷而逐渐被金属栅极替代。在32纳米及以下的エ艺中，栅极结构基本都采用金属层作为栅极，以满足器件电性能的要求。现有制备金属栅极的エ艺，一般是先以传统エ艺制备多晶硅栅极结构，在衬底内形成源/漏极以及在衬底上形成与多晶硅栅极结构表面齐平的层间介质层后，将多晶硅栅极去除，在原多晶硅栅极所在的地方依次形成高k栅介质层和金属层；最后研磨金属层至露出层间介质层，形成金属栅极。例如，公告号为“CN100364058C”的中国专利公开了ー种金 属栅极形成方法，包括如下步骤首先，在基底上形成栅介质层；然后，在所述栅介质层上形成图形化的多晶硅层；接着，形成环绕所述图形化的多晶硅层的侧墙；接着，形成覆盖所述图形化的多晶硅层及侧墙的层间介质层；接着，平坦化所述层间介质层并暴露所述图形化的多晶硅层；接着，去除所述图形化的多晶硅层，在所述层间介质层内形成沟槽；最后，形成填充所述沟槽且覆盖所述层间介质层的金属层。然而，上述方法在去除图形化的多晶硅层时，通常采用干法刻蚀エ艺，导致即使在所述多晶硅层和基底之间夹有栅介质层，由于所述栅介质层较薄，且难以控制所述多晶硅层、栅介质层和基底之间的刻蚀选择比，所述干法刻蚀エ艺中所涉及的等离子体在去除所述图形化的多晶硅层的过程中，造成承载所述金属栅极的基底表面损伤。因而，如何減少所述基底表面的损伤成为本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术提供ー种，以减少基底表面的损伤。为解决上述技术问题，本专利技术提供ー种，包括在衬底上依次形成初始氧化层和高K介质层；在所述高K介质层上形成无定形碳层；在所述无定形碳层上形成图形化的光阻层；以及以所述图形化的光阻层为掩膜，刻蚀所述无定形碳层、高K介质层和初始氧化层，形成堆叠结构。可选的，形成堆叠结构之后，还包括形成围绕所述堆叠结构的侧墙，并在所述衬底中形成源极和漏极；在所述源极和漏极上形成金属硅化物层；在所述衬底上形成CESL应カ层并执行退火エ艺；在所述CESL应カ层上形成层间介质层；平坦化所述层间介质层直至暴露所述堆叠结构顶面的CESL应カ层；去除所述堆叠结构顶面的CESL应カ层；去除所述无定形碳层，在所述层间介质层内形成沟槽；以及形成填充所述沟槽且覆盖所述层间介质层的金属层。可选的，所述初始氧化层的厚度小于或等于10nm。可选的，所述高K介质层为氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡银钛、氧化钡钛或氧化招。可选的，所述CESL应カ层为应カ氮化硅层。可选的，采用湿法刻蚀エ艺去除所述CESL应カ层。可选的，所述退火エ艺是快速热退火或者激光脉冲退火エ艺。 可选的，采用氧气灰化工艺去除所述无定形碳层。可选的，在所述无定形碳层上形成图形化的光阻层之前，还包括在所述无定形碳层上形成抗反射涂层。与现有技术相比，本专利技术提供的具有以下优点I、本专利技术采用无定形碳层来代替多晶硅层作为金属栅极形成过程中的牺牲层，使得在形成所述金属栅极后可利用氧气去除所述无定形碳层时，避免对所述衬底的损伤；2、本专利技术采用初始氧化层和高K介质层的叠层结构来取代现有的栅介质层来取代现有的ニ氧化硅，所述初始氧化层和高K介质层的叠层结构具有较好的热稳定性和机械強度，能够获得更小的漏电流；3、本专利技术在形成金属硅化物层之后形成CESL应カ层和层间介质层，并平坦化层间介质层直至暴露堆叠结构顶面的CESL应カ层，随后去除所述堆叠结构顶面的CESL应カ层，如此，将应力记忆技术应用到金属栅极的制造过程中，记忆在栅极结构中的应カ仍然会传导到沟道之中，有利于提高载流子迁移率。附图说明图I为本专利技术一实施例的的流程示意图；图2至图12为本专利技术一实施例的过程中的器件剖面结构示意图。具体实施例方式尽管下面将參照附图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应当理解本领域技术人员可以修改在此描述的本专利技术而仍然实现本专利技术的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另ー个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中參照附图以举例方式更具体地描述本专利技术。根据下列说明和权利要求书本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本专利技术实施例的目的。如图I所示，本专利技术ー实施例的，包括如下步骤步骤SI :在衬底上依次形成初始氧化层和高K介质层；步骤S2 :在所述高K介质层上形成无定形碳层；步骤S3 :在所述无定形碳层上形成图形化的光阻层；步骤S4:以所述图形化的光阻层为掩膜，刻蚀所述无定形碳层、高K介质层和初始氧化层，形成堆叠结构；步骤S5 :形成围绕所述堆叠结构的侧墙，并在所述衬底中形成源极和漏极； 步骤S6 :在所述源极和漏极上形成金属硅化物层；步骤S7 :在所述衬底上形成CESL应カ层并执行退火エ艺；步骤S8 :在所述CESL应カ层上形成层间介质层；步骤S9 :平坦化层间介质层直至暴露所述堆叠结构顶面的CESL应カ层；步骤SlO :去除所述堆叠结构顶面的CESL应カ层；步骤Sll :去除所述无定形碳层，在所述层间介质层内形成沟槽；以及步骤S12 :形成填充所述沟槽且覆盖所述层间介质层的金属层。下面以形成CMOS晶体管为例，结合图2至图12更详细说明本专利技术的。如图2所示，首先，执行步骤SI，提供包括第一区域IOOa和第二区域IOOb的衬底100，并在衬底100上依次形成初始氧化层110和高K介质层120。所述衬底100包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述第一区域IOOa用以形成PMOS晶体管，所述第二区域IOOb用以形成NMOS晶体管，反之亦可。所述衬底100中还可以形成有掺杂阱，其中，所述掺杂阱可利用离子注入エ艺完成，所述P型或N型的掺杂阱用于形成NMOS或PMOS的导电沟道。以NMOS为例，所述掺杂阱是P型的，该掺杂阱未示出。此外，所述衬底100中还形成有浅沟槽隔离结构，用以隔离有源区。所述初始氧化层110可以采用热氧化方法、化学气相沉积方法或臭氧エ艺方法形成。形成初始氧化层110之后，在所述界面氧化层207上形成高K介质层204。所述高K介质层204的厚度范围为1(T100埃。所述高K介质层的材质可以为氧化铪、氧化铪硅、氧化镧、氧化错、氧化错娃、氧化钛、氧化钽、氧化钡银钛、氧化钡钛或氧化招等。随着集成电路特征尺寸縮小至深亚微米的领域，晶体管的栅极尺寸縮小，相应地作为栅介质层的ニ氧化硅层的厚度也需要减小，以提高晶体管的栅极电容，防止器件出现短沟道效应。但是当栅介质层厚度逐渐缩小，栅介质层的厚度减小至3纳米以下，随之产生很多问本文档来自技高网...

【技术保护点】
一种金属栅极形成方法，包括：在衬底上依次形成初始氧化层和高K介质层；在所述高K介质层上形成无定形碳层；在所述无定形碳层上形成图形化的光阻层；以及以所述图形化的光阻层为掩膜，刻蚀所述无定形碳层、高K介质层和初始氧化层，形成堆叠结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑春生，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：