全数字扩频通信系统中接收端的同步时钟提取方法技术方案

技术编号:8024244 阅读:384 留言:0更新日期:2012-11-29 06:10
本发明专利技术涉及全数字扩频领域,公开了一种全数字扩频通信系统中接收端的同步时钟提取方法,接收端将接收到的数据分别与PN码或者PN码的反码做自相关运算,得到时钟信号frame_clk0的值在信道无噪声的情况下可以作为接收端接收到一个完整扩频码时的结束标志,一个完整扩频码表示一个原始bit时钟周期内接收的扩频后的数据。但在有噪声的信道中传输数据时,frame_clk0存在毛刺现象严重,则不能精确的作为接收端译码模块的同步时钟,通过FPGA的可编程性把含毛刺的粗时钟信号frame_clk0多次移位相加处理后得到精确时钟信号frame_clk作为扩频接收端的同步时钟,可消除时钟不同步问题导致的译码错误现象。

【技术实现步骤摘要】

【技术保护点】
一种全数字扩频通信系统中接收端的同步时钟提取方法,其特征在于,包括以下步骤:S1、发送端将原始数据经过N倍扩频后发送,N为正整数;S2、接收端接收扩频后的数据,并将接收到的数据分别与PN码或者PN码的反码做自相关运算,判断自相关运算结果中的最大值是否大于预设门限,若是,则在该最大值处设置时钟信号frame_clk0=1;若否,则在该最大值处设置时钟信号frame_clk0=0,所述时钟信号frame_clk0的值作为接收端接收到一个完整扩频码时的结束标志,一个完整扩频码表示一个原始数据的时钟周期内接收的扩频后的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员:张民焦璐韩大海罗鹏飞
申请(专利权)人:北京邮电大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1