金属栅极及MOS晶体管的形成方法技术

一种金属栅极及MOS晶体管的形成方法。其中金属栅极的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构；在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅电极层顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在层间介质层上、沟槽侧壁和底部形成第一金属层；在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。本发明专利技术避免由于沟槽侧壁顶部金属层堆积而导致的沟槽内形成空隙，从而可以提高半导体器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种金属栅极及MOS晶体管的形成方法。
技术介绍
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。在美国专利US6664195中提供了一种使用“后栅极”工艺形成金属栅极的方法，包括提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；最后通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层。 实际应用中发现，通过上述技术方案形成的金属栅极内部会有缝隙或孔洞，影响金属栅极的电性能。
技术实现思路
本专利技术解决的问题是金属栅极及MOS晶体管的形成方法，防止金属栅极内产生缝隙或孔洞。为解决上述问题，本专利技术实施例提供一种金属栅极的形成方法，包括提供衬底，在所述衬底表面形成替代栅极结构；在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅极结构顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在层间介质层上、沟槽侧壁和底部形成第一金属层；在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。本专利技术还提供一种MOS晶体管的形成方法，包括提供衬底，在所述衬底表面形成替代栅极结构；在替代栅极结构两侧形成侧墙；在替代栅极结构及侧墙两侧的衬底内形成源极、漏极；在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅极结构顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在层间介质层上、沟槽侧壁和底部形成第一金属层；在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。与现有技术相比，本专利技术技术方案具有以下优点在去除替代栅极结构后，先向沟槽内填充第一金属层，在沟槽侧壁顶部会产生第一金属层堆积；此时不再用金属层填充沟槽，而是在第一金属层及沟槽内形成掩膜层；通过回刻蚀掩膜层将第一金属层堆积去除，增大沟槽顶部开口 ；然后去除剩余掩膜层后再向沟槽内填充满第二金属层，可以避免由于沟槽侧壁顶部金属层堆积而导致的沟槽内形成缝隙和空洞，从而可以提高半导体器件的可靠性。附图说明图I是现有技术方案形成金属栅极过程中沟槽内填充效果图；图2是本专利技术形成金属栅极的具体实施方式流程示意图；图3至图12是本专利技术形成包含金属栅极的晶体管的实施例结构示意图。具体实施例方式由
技术介绍
得知，通过现有技术方案得到的半导体器件的可靠性较差。 本专利技术的专利技术人经过研究发现，半导体器件的可靠性较差是由于金属栅极的电阻值过高造成，再进一步研究发现是因为所述金属栅极的填充物质内部存在空隙，所述空隙会提高金属栅极的电阻值。专利技术人进一步发现，所述空隙形成的原因如下现有技术中，虽然所形成的开口顶部的宽度大于底部的宽度，但是所述开口侧壁仅靠近开口的部分为倾斜，而靠近底部的侧壁与衬底垂直，如图I所示，在倾斜侧壁和垂直侧壁的交界处形成侧壁拐角001，因而在所述拐角001处，仍然造成填充的材料堆积，会形成空隙002。为解决上述问题，本专利技术提供一种金属栅极的形成方法，其形成流程如图2所示，包括执行步骤SI，提供衬底，在所述衬底表面形成替代栅极结构；执行步骤S2，在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅极结构顶部齐平；执行步骤S3，以层间介质层为掩膜，去除替代栅极结构，形成沟槽；执行步骤S4，在层间介质层上、沟槽侧壁和底部形成第一金属层；执行步骤S5，在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；执行步骤S6，对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；执行步骤S7，在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；执行步骤S8，平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。本专利技术还提供了一种MOS晶体管的形成方法，包括提供衬底，在所述衬底表面形成替代栅极结构；在替代栅极结构两侧形成侧墙；在替代栅极结构及侧墙两侧的衬底内形成源极、漏极；在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅极结构顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在层间介质层上、沟槽侧壁和底部形成第一金属层；在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图3至图12是本专利技术形成包含金属栅极的晶体管的实施例结构示意图。如图3所示，提供半导体衬底100 ;所述半导体衬底100内形成有隔离区112及位于隔离区之间的有源区，其中隔离区112可以是浅沟槽隔离，也可以是LOCOS隔离；在有源区的半导体衬底100上依次形成替代栅介电层101和替代栅电极层102，所述替代栅介电层101和替代栅电极层102构成替代栅极结构，具体形成替代栅电极层102工艺如下在半导体衬底100上形成替代栅介电层101，在替代栅介电层101上形成多晶硅层，在多晶硅层上形成光刻胶层；对光刻胶层进行曝光显影，形成栅极图形；以图案化光刻胶层为掩膜，刻蚀多晶硅层和替代栅介电层101至露出半导体衬底100。本实施例中，所述半导体衬底100可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料，例如砷化镓等III-V族化合物。本实施例中，所述替代栅介电层101的材料可以是氧化硅或氧化硅-氮化硅-氧化硅，形成替代栅介电层101的方法为热氧化法或化学气相沉积法；随着技术节点的降低，为了得到足够薄的替代栅介电层101，通常采用热氧化法氧化半导体衬底100来形成。本实施例中，所述多晶硅层可以采用炉管沉积工艺形成，其沉积厚度决定了替代 栅电极层102的高度，也即后续形成的金属栅极的高度。如图4所示，以替代栅电极层102为掩膜，对所述半导体衬底100进行浅掺杂区注入，形成轻掺杂漏极104。对于NMOS器件，注入的是n型离子；对于PMOS器件，注入的是p型离子。之后，对所述半导体衬底100进行热处理，使轻掺杂漏极104中的注入离子发生纵向与横向的均匀扩散。本实施例中，所述热处理工艺可以采用快速热退火、脉冲退火或者激光退火。此步骤的热处理工艺可与制作源/漏极完后的退火工艺一起进行。除本实施例外，有些工艺可以不形成轻掺杂漏极104，而直接形成源/漏极。继续参考图4，在所述替代栅极结构两侧形成侧墙106，形成所述侧墙106工艺可以采用现有沉积和刻蚀本文档来自技高网...

【技术保护点】
一种金属栅极的形成方法，其特征在于，包括：提供衬底，在所述衬底表面形成替代栅结构，所述替代栅极结构；在所述衬底上形成层间介质层，所述层间介质层的表面与替代栅极结构顶部齐平；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在层间介质层上、沟槽侧壁和底部形成第一金属层；在第一金属层上形成掩膜层，所述掩膜层填充满沟槽；对掩膜层进行回刻蚀至露出第一金属层后，去除沟槽内剩余的掩膜层；在第一金属层上形成第二金属层，所述第二金属层填充满沟槽；平坦化第二金属层和第一金属层至露出层间介质层，在沟槽内形成金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：倪景华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：