半导体测试夹具制造技术

本发明专利技术的目的在于提供一种在测试时能够防止在半导体的终端部的放电的半导体测试夹具。本发明专利技术的半导体测试夹具的特征在于，具备：台座（1），配设有探针（3）和以在平面视图中包围探针（3）的方式设置的绝缘物（2）；载物台（6），与台座（1）的配设有探针（3）以及绝缘物（2）的一侧的面对置地配置并且能够在台座（1）侧的面上载置被检体（4），在载物台（6）载置被检体（4）并且台座（1）和载物台（6）向接近的方向移动时，探针（3）与形成于被检体（4）的电极接触，并且，绝缘物（2）接触到被检体（4）。

【技术实现步骤摘要】

本专利技术涉及半导体测试夹具,特别涉及能够适合在宽带隙(wide-gap)半导体的检查中使用的半导体测试夹具。
技术介绍
以往，对于作为高耐压的半导体的宽带隙半导体来说，在装配之前实施半导体芯片的耐压试验、断路试验等的高电压施加试验(以下，也称为测试)，为了预先抽出、除去不合格芯片，存在以利用由绝缘性树脂构成的芯片框架进行保护而免受在接合终端部的沿面放电的影响的方式构成的情况(例如，参照专利文献I)。专利文献I :日本特开2000 — 183282号公报(第I图)。 由于晶片工艺的性能以及晶片材料的性质的提高，宽带隙半导体的终端部能够缩小(微细化)。此外，使终端部缩小，从而在半导体芯片的制造成本的降低方面得到较大的效果，因此设想终端部今后也将继续缩小。在专利文献I中，为了保护半导体芯片免受在终端部的放电的影响，以利用由绝缘性树脂构成的芯片框架覆盖终端部的方式构成。但是，当如上述那样终端部缩小时，存在进行测试时在终端部产生放电的问题。
技术实现思路
本专利技术是为了解决这些问题而提出的，其目的在于提供一种能够在测试时防止在半导体的终端部的放电的半导体测试夹具。为了解决上述课题，本专利技术提供一种半导体测试夹具，其特征在于，具备夹具台座，配设有探针(probe pin)和以在平面视图(plan view)中包围探针的方式设置的绝缘物；以及载物台(stage)，与夹具台座的配设有探针以及绝缘物的一侧的面对置地配置并能够在夹具台座侧的面上载置被检体，在载物台载置被检体并且夹具台座和载物台向接近的方向移动时，探针与形成在被检体的电极接触，并且，绝缘物接触到被检体。根据本专利技术，具备夹具台座，配设有探针和以在平面视图中包围探针的方式设置的绝缘物；以及载物台，与夹具台座的配设有探针以及绝缘物的一侧的面对置地配置并能够在夹具台座侧的面上载置被检体，在载物台载置被检体并且夹具台座和载物台向接近的方向移动时，探针与形成在被检体的电极接触，并且，绝缘物接触到被检体，因此在测试时能够防止在半导体的终端部的放电。附图说明图I是示出本专利技术的实施方式的半导体测试夹具的结构的一个例子的图。图2是示出本专利技术的实施方式的半导体测试夹具在测试时的情况的图。图3是示出本专利技术的实施方式的半导体测试夹具的结构的一个例子的图。图4是示出本专利技术的实施方式的半导体测试夹具的结构的一个例子的图。图5是示出本专利技术的实施方式的半导体测试夹具的结构的一个例子的图。图6是示出本专利技术的实施方式的绝缘物的形状的一个例子的图。图7是示出前提技术的半导体测试夹具的结构的一个例子的图。图8是示出前提技术的半导体测试夹具在测试时的情况的图。具体实施例方式以下，基于附图对本专利技术的实施方式进行说明。首先，对成为本专利技术的前提的技术(前提技术)进行说明。〈前提技术〉 图7是示出前提技术的半导体测试夹具的结构的一个例子的图。图7 (b)、(c)示出图7 (a)的F-F剖面图。此外，图7 (a)示出在从图7 (b)的载物台6侧观察台座I时的平面图。如图7所示，前提技术的半导体测试夹具具备台座I、探针3以及载物台6。如图7 (b)所示，在台座I设置有探针3，在载物台6上载置有具有终端部5的被检体4。此外，如图7 (c)所示，当对被检体4进行测试时，探针3与在被检体4的表面形成的电极(表面电极)接触。图8是示出前提技术的半导体测试夹具在测试时的情况的图。如图8所示，当被检体4的终端部5缩小时，在被检体4的表面形成的GND面和在载物台6的表面形成的高电位面(以细的阴影线示出)的绝缘距离变近，存在在终端部5产生放电的问题。本专利技术是为了解决上述的问题而提出的，以下对详细情况进行说明。<实施方式> 图I是示出本专利技术的实施方式的半导体测试夹具的结构的一个例子的图。图I (b)、(c)示出图I (a)的A-A剖面图。此外，图I (a)示出从图I (b)的载物台6侧观察台座I时的平面图。如图I所示，本实施方式的半导体测试夹具具备台座I (夹具台座)，配设有探针3和以在平面视图中呈中空地包围探针3的方式设置的绝缘物2 ;以及载物台6，与台座I的配设有探针3以及绝缘物2的一侧的面对置地配置并且能够在台座I侧的面上载置被检体4。此外，在被检体4设置有终端部5。图2是示出本实施方式的半导体测试夹具在测试时的情况的图。如图2所示，在测试时，探针3与在被检体4的表面形成的表面电极接触，并且，绝缘物2接触到被检体4的终端部5。S卩，在载物台6载置被检体4并且台座I和载物台6向接近的方向移动时，探针3与形成于被检体4的表面电极(电极)接触，并且，绝缘物2接触到被检体4。再有，作为在被检体4的表面形成并且与探针3接触的表面电极，例如有如下电极等在二极管(Diode)的情况下为阳极电极；在IGBT (Insulated Gate BipolarTransistor :绝缘栅双极型晶体管)的情况下为发射极电极；在MOSFET (metal-oxidesemiconductor field effect transistor :金属氧化物半导体场效应晶体管)的情况下为源极电极。当绝缘物2与被检体4接触时，在被检体4的表面形成的GND面和在载物台6的表面形成的高电位面被隔离，GND面和高电位面的绝缘距离变长，因此，能够防止在终端部5的放电。这样，在本实施方式中，仅在测试时利用绝缘物2将GND面和高电位面绝缘。再有，在本实施方式中，绝缘物2接触到被检体4的终端部5，但是，如果能够如图2所示那样将高电位面和GND面隔离，则绝缘物2不限于与终端部5接触也可以在任何部位接触。图3是示出本实施方式的半导体测试夹具的结构的另外一个例子的图。图3(b)、(c)示出图3 (a)的B-B剖面图。此外，图3 (a)示出从图3 (b)的载物台6侧观察台座I时的平面图。如图3所示，探针3在平面视图中被绝缘物2实心地包围，前端部分从绝缘物2露出。其他结构以及效果与图I相同。图4是示出本实施方式的半导体测试夹具的结构的又一个例子的图。图4(b)、(c)示出图4 (a)的C-C剖面图。此外，图4 (a)示出从图4 (b)的载物台6侧观察台座I时的平面图。如图4所示，台座I具备介于台座I和绝缘物2之间的弹性构件7。其他结构以及 效果与图I相同。作为弹性构件7，例如存在弹簧销(spring pin)、弹簧等。具备弹性构件7，由此，作为进一步的效果，被检体4的厚度的允许范围扩大，并且，能够缓和针对被检体4的应力。图5是示出本实施方式的半导体测试夹具的结构的又一个例子的图。图5(b)、(c)示出图5 (a)的D-D剖面图。此外，图5 (a)示出从图5 (b)的载物台6侧观察台座I时的平面图。如图5所示，探针3在平面视图中被绝缘物2实心地包围，前端部从绝缘物2露出。其他结构以及效果与图4相同。图6是示出本实施方式的绝缘物的形状的一个例子的图。图6的形状例I 3示出绝缘物2的E — E剖面的形状。如图6的形状例I 3所示，对于绝缘物2来说，以与被检体4对置的面的仅一部分与该被检体4接触的方式形成所述对置面的形状。对绝缘物2的表面实施图6的形状例I 3所示那样的加工，由此，与绝缘物2的表面平坦的情况相比较，能够使绝缘物2和被检体4的接触面积变小。此外，使本文档来自技高网...

【技术保护点】
一种半导体测试夹具，其特征在于，具备：夹具台座（1），配设有探针（3）和以在平面视图中包围所述探针（3）的方式设置的绝缘物（2）；以及载物台（6），与所述夹具台座（1）的配设有所述探针（3）以及所述绝缘物（2）的一侧的面对置地配置并且能够在所述夹具台座（1）侧的面上载置被检体（4），在所述载物台（6）载置所述被检体（4）并且所述夹具台座（1）和所述载物台（6）向接近的方向移动时，所述探针（3）与形成于所述被检体（4）的电极接触，并且，所述绝缘物（2）接触到所述被检体（4）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：鹿口直斗，池上雅明，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：