半导体基板、半导体基板的制造方法、电子器件、以及电子器件的制造方法技术

本发明专利技术提供一种半导体基板，具备：基底基板；第1半导体部，形成在基底基板上，具有包含第1传导型的多数载流子的第1沟道层；分离层，形成在第1半导体部的上方，具有提供比第1半导体部的杂质能级更深的杂质能级的杂质；以及第2半导体部，形成在分离层的上方，具有包含与第1传导型相反的第2传导型的多数载流子的第2沟道层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
专利文献I公开了在GaAs基板上层叠了 η型场效应晶体管、i_GaAs分离层、以及 P型场效应晶体管的互补型半导体装置。(专利文献I)日本特开平10-313096号公报
技术实现思路
_4] 专利技术要解决的问题在单一的基底基板上形成η型场效应晶体管以及P型场效应晶体管的互补型器件作为能够以低功耗进行高速动作的电子器件而受到期待。以往，在形成有η型场效应晶体管的层的下方设置有作为接触层而使用的P-GaAs层。在p-GaAs层中载流子能够自由地移动，因此从设置在P型场效应晶体管的接触层的电极注入的载流子经由P-GaAs层移动到η型场效应晶体管侧。其结果，在η型场效应晶体管与P型场效应晶体管之间流过泄漏电流，因此难以提高η型场效应晶体管与P型场效应晶体管之间的耐压。在专利文献I所述的专利技术中，在反应炉内将缓冲层、P型沟道层、i型势垒层、分离层、η型沟道层、i型势垒层以及η型接触层以其顺序通过结晶生长而形成在基底基板上之后，将所获得的半导体基板从反应炉中取出。接着，通过蚀刻从取出的半导体基板的η型接触层到分离层为止的层，暴露出了形成P型场效应晶体管的区域之后，将所获得的半导体基板投入反应炉，来在i型势垒层表面通过结晶生长而形成P-GaAs。这样，在将半导体基板暂时从反应炉中取出、并在加工了该基板之后回到反应炉来进一步进行结晶生长的方法中，制造的半导体装置的成本变高。用于解决问题的方案为了解决上述课题，在本专利技术的第I方式中，提供一种半导体基板，其特征在于，具备基底基板；第I半导体部，形成在基底基板上，具有包含第I传导型的多数载流子的第I沟道层；分离层，形成在第I半导体部的上方，具有提供比第I半导体部的杂质能级更深的杂质能级(impurity state)的杂质；以及第2半导体部,形成在分离层的上方,具有包含与第I传导型相反的第2传导型的多数载流子的第2沟道层。该分离层例如具有能够俘获全部的第I半导体部中的第I传导型的多数载流子的数量的杂质原子。在上述的半导体基板中，分离层也可以在离分离层的传导带深O. 25eV以上能级具有捕获电子的电子捕获中心。另外，分离层也可以在离分离层的价电子带深O. 25eV以上的能级具有捕获空穴的空穴捕获中心。作为一个例子，该分离层具有氧原子、硼原子、铬原子、或者铁原子。作为一个例子，该分离层中的杂质浓度小于lX1021(cnT3)。另外，上述半导体基板的第I沟道层也可以具有比包含在第2沟道层中的电子载流子数以及包含在分离层中的电子载流子数的合计载流子数还大的数量的电子载流子，第2沟道层也可以具有比包含在第I沟道层中的空穴载流子数以及包含在分离层中的空穴载流子数的合计载流子数还大的数量的空穴载流子。作为一个例子，上述半导体基板的基底基板是GaAs，分离层是掺杂了氧原子的AlyGai_yAs (O彡y彡I)。在这种情况下，第I沟道层以及第2沟道层也可以是InzGa1^zAs (O彡z彡I)。上述半导体基板也可以还具备蚀刻停止层，该蚀刻停止层形成在分离层与第I半导体部之间，规定的蚀刻条件下的蚀刻速度比分离层的蚀刻速度还小。作为一个例子，蚀刻停止层与第I半导体部以及分离层晶格匹配或者假晶格匹配，分离层与第2半导体部晶格匹配或者假晶格匹配。该蚀刻停止层例如是i-IntGai_tP(0 < t < I)。第I半导体部也可以还具有包含向第I沟道层提供电子的η型杂质的第I载流子 提供层，第2半导体部也可以还具有包含向第2沟道层提供空穴的P型杂质的第2载流子提供层。在这种情况下，分离层也可以具有比第I载流子提供层中的η型载流子数以及第2载流子提供层中的P型载流子数中的任一个还大的数量的载流子。在本专利技术的第2方式中，提供一种半导体基板的制造方法，其特征在于，具备如下步骤在基底基板上形成具有包含第I传导型的多数载流子的第I沟道层的第I半导体部的步骤；在第I半导体部的上方形成具有提供比第I半导体部的杂质能级更深的杂质能级的杂质的分离层的步骤；以及在分离层的上方形成具有包含与第I传导型相反的第2传导型的多数载流子的第2沟道层的第2半导体部的步骤。也可以还具备在第I半导体部的上方形成规定的蚀刻条件下的蚀刻速度比分离层的蚀刻速度还小的蚀刻停止层的步骤。在本专利技术的第3方式中，提供一种电子器件，其特征在于，具备基底基板；第I半导体部，形成在基底基板上，具有包含第I传导型的多数载流子的第I沟道层；分离层，形成在第I半导体部的上方中的一部分区域，具有提供比第I半导体部的杂质能级更深的杂质能级的杂质；第2半导体部，形成在分离层的上方，具有包含与第I传导型相反的第2传导型的多数载流子的第2沟道层；形成在第I半导体部的源极电极、栅极电极以及漏极电极；以及形成在第2半导体部的源极电极、栅极电极以及漏极电极。在本专利技术的第4方式中，提供一种电子器件的制造方法，其特征在于，具备如下步骤形成用于覆盖所述半导体基板的一部分区域的掩模的步骤；在形成掩模的掩模区域以外的区域中通过蚀刻消除第2半导体部的步骤；在通过蚀刻消除第2半导体部的步骤之后消除掩模来形成掩模消除区域的步骤；在掩模区域以外的区域中且在第I半导体部形成源极电极、栅极电极以及漏极电极的步骤；以及在掩模消除区域中且在第2半导体部形成源极电极、栅极电极以及漏极电极的步骤。此外，上述的专利技术的概要并非列举出本专利技术的必要特征的全部。另外，这些特征群的子组合也还能够构成专利技术。附图说明图I示出半导体基板100的截面的一个例子。图2示出半导体基板100的制造方法的流程图。图3示出其它的实施方式所涉及的半导体基板100的截面的一个例子。图4示出其它的实施方式所涉及的半导体基板100的截面的一个例子。图5示出其它的实施方式所涉及的半导体基板100的截面的一个例子。图6示出在半导体基板100上形成互补型场效应晶体管的电子器件150的截面的一个例子。图7示出表示制造电子器件150的方法的流程图。图8示出其它的实施方式所涉及的半导体基板100的截面的一个例子。图9示出使用图8所示的半导体基板100来形成互补型场效应晶体管的电子器件 150。图10示出为了确认图8所示的半导体基板100的特性而制作的半导体基板100的一个例子。图11示出为了与制作出的半导体基板100的特性进行比较而制作出的P型P-HHMT单体的比较样品的结构。图12示出制作出的样品的薄片载流子( '>一卜々V」7 )浓度以及迁移率的测量结果。图13示出设置在肖特基层414的电极450以及电极452的形状。图14示出使用设置在缓冲层402上的两个电极来测量耐压以及泄漏电流的结果。具体实施例方式下面，通过专利技术的实施方式来说明本专利技术，但是下面的实施方式并不限定权利要求书所涉及的专利技术。另外，在实施方式中说明的特征的组合的全部不一定是专利技术的解决方法所必需的。图I示出半导体基板100的截面的一个例子。半导体基板100具备基底基板110、第I半导体部200、分离层300、以及第2半导体部400。第I半导体部200形成在基底基板110上。分离层300形成在第I半导体部200的上方。第2半导体部400形成在分离层300的上方。基底基板110是支撑第I半导体部200、分离层300、以及第2半导体部400的基本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：西川直宏，中野强，井上孝行，
申请(专利权)人：住友化学株式会社，
类型：发明
国别省市：