一种应用于VLBI硬件相关处理机的全硬件网络接口制造技术

本发明专利技术涉及一种应用于VLBI硬件相关处理机的全硬件网络接口，用于实现所述硬件相关处理机从外部的数据回放设备，即客户端接收数据，该网络接口包括降序排列的顶层模块、以太网协议层、IP协议层和传输层，所述顶层模块包括一第一FIFO、一第二FIFO、一与该第一FIFO、第二FIFO连接的协议封装模块以及依次与该协议封装模块连接的一LLFIFO、一TEMAC模块和一物理层芯片。本发明专利技术基于FPGA芯片，以全硬件的方式实现了网络接口功能，从而实现了硬件相关处理机从外部的数据回放设备接收数据，并进行处理的目的。

【技术实现步骤摘要】
一种应用于VLBI硬件相关处理机的全硬件网络接口
本专利技术涉及一种应用于VLBI(VeryLongBaselineInterferometry，甚长基线干涉测量技术)硬件相关处理机的全硬件网络接口。
技术介绍
硬件相关处理机作为VLBI数据处理的核心设备被广泛应用在射电天文观测，精密卫星定轨道等场合，它通过网络接口从外部数据回放设备接收数据，然后由相关处理部分进行相关运算，得到VLBI观测数据的时延。上海天文台现有的硬件相关处理机已经使用多年，工作时经常出现死机的情况，且硬件处理机的数据回放部分和中心控制计算机间的接口为RS232串口，数据传输速率较低，人机交互不方便。而且，由于现有的相关处理机的每块PCB(PrintedCircuitBoard，印刷电路板)只有一片小容量的FPGA(Field-ProgrammableGateArray，现场可编程门阵列)芯片(型号为XILINX公司的VIRTEX-4FX12)，因此对其进行升级，不仅不经济，而且性能也不能得到很大的提高。鉴于上述原因，目前上海天文台VLBI实验室正在开发下一代硬件相关处理机，正在开发的处理机所采用的PCB芯片连接原理图如图1所示，此款PCB带有五片高性能FPGA芯片，分别为四片串联的型号为VIRTEX-4LX160的第一FPGA芯片1’和一片同时与四片第一FPGA芯片1’连接的型号为VIRTEX-4FX60的第二FPGA芯片2’，其中，第一FPGA芯片1’含有大量CLB(可编程逻辑资源)，适合实现硬件处理机中的信号处理算法；第二FPGA芯片2’则含有嵌入式处理器PowerPC和其他硬核资源，适合构建嵌入式系统以完成各种控制功能。但是上述PCB与现有的相关处理机所用的PCB相比，存在没有大容量FLASH，不能存储大量外部数据的缺点。现有的硬件相关处理机所采用的FPGA芯片内部也含有嵌入式处理器PowerPC，且具有大容量FLASH，可以存储大量数据，其网络接口的实现是通过在PowerPC上移植嵌入式Linux操作系统，然后基于Linux的标准TCP/IP协议栈用C语言编写应用层网络程序，在MTU(MaximumTransmissionUnit，最大传输单元)为8000时，此网络部分速率大约为200Mbps。而正在开发的硬件相关处理机，由于没有大容量FLASH，不能在其嵌入式处理器上移植嵌入式Linux，所以要实现网络接口必须要采用别的方法。
技术实现思路
为了解决上述现有技术存在的问题，本专利技术旨在提供一种应用于VLBI硬件相关处理机的全硬件网络接口，以实现硬件相关处理机的数据传输功能。本专利技术所述的一种应用于VLBI硬件相关处理机的全硬件网络接口，用于实现所述硬件相关处理机从外部的数据回放设备，即客户端接收数据，该网络接口包括降序排列的顶层模块、以太网协议层、IP协议层和传输层，所述顶层模块包括一第一FIFO(FirstInputFirstOutput，先进先出队列)、一第二FIFO、一与该第一FIFO、第二FIFO连接的协议封装模块以及依次与该协议封装模块连接的一LLFIFO(带有LOCALLINK接口标准的FIFO)、一TEMAC模块和一物理层芯片，其中，所述TEMAC模块通过所述物理层芯片与所述客户端进行数据交互；所述LLFIFO与所述TEMAC模块进行数据交互；所述协议封装模块对所述LLFIFO中的数据进行读/写操作，并分别通过所述第一FIFO和第二FIFO与所述硬件相关处理机的相关处理单元进行数据交互。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，当所述TEMAC模块从所述物理层芯片接收数据后，判断数据帧的CRC(CyclicRedundancyCheck，循环冗余校验码)校验和计算是否正确，若正确则把该数据帧传送至所述LLFIFO，否则根据外部配置，选择丢弃所述数据帧或把该数据帧传送至所述LLFIFO。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，当所述协议封装模块从所述LLFIFO中读取以太网格式的数据帧后，将该数据帧按序剥去以太网帧头、IP帧头和UDP(UserDatagramProtocol，用户数据包协议)帧头，提取原始的应用层数据，并把该应用层数据通过所述第二FIFO发送至所述硬件相关处理机的相关处理单元。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，所述传输层为应答方式的UDP协议。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，所述TEMAC模块包括一与所述LLFIFO连接的客户端接口、一与所述物理层芯片连接的GMII/MII(GigabitMediumIndependentInterface，千兆介质独立接口/MediumIndependentInterface，介质独立接口)模块、一连接在所述客户端接口的发送接口与所述GMII/MII模块的接收接口之间的传输引擎、一连接在所述GMII/MII模块的发送接口与所述客户端接口的接收接口之间的接收引擎、一分别与所述传输引擎和接收引擎连接的流量控制模块、一与所述接收引擎连接的地址过滤模块以及一管理接口，且该管理接口包括一配置模块和一MDIO(管理数据输入输出)接口，其中：所述传输引擎从所述客户端接口接收数据后，将该数据转换为GMII格式，并在加入以太网的前导码和帧校验和后，输送至所述GMII/MII模块；所述接收引擎从所述GMII/MII模块接收收据后，检查数据帧是否符合标准的以太网协议，在去除填充数据和以太网的前导码后，向所述客户端接口提交数据，并提供一个错误帧或正确帧的指示器；所述流量控制模块根据所述传输引擎提供的发送数据包的数量的统计信息以及所述接收引擎提供的接收到的数据包的数量的统计信息，配置MAC(Medium/MediaAccessControl，介质访问控制层)并控制所述传输引擎发送一个具有可变暂停时间的暂停帧；所述地址过滤模块用于设置若干个MAC地址为特定的源地址，当所述接收引擎接收的数据帧的源MAC地址与所述特定的源地址均不相同时，则控制所述接收引擎阻止该数据帧进入所述客户端接口；所述GMII/MII模块用于将接收到的数据格式转化为MII格式或GMII格式后输出；所述管理接口一方面通过所述配置模块配置和监测MAC，另一方面用于访问所述MDIO接口，且该MDIO接口用于监测和配置所述物理层芯片。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，当所述GMII/MII模块从所述传输引擎接收数据时，若数据的速度低于1Gbps，则将数据格式转化为MII格式，并发送至所述物理层芯片；当所述GMII/MII模块从所述物理层芯片接收数据时，则将数据格式转化为GMII格式，并发送至所述接收引擎。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，当所述传输引擎接收的数据帧在加入以太网的前导码和帧校验和后少于64字节时，则对该数据帧加入填充数据。在上述的应用于VLBI硬件相关处理机的全硬件网络接口中，所述客户端接口接收和发送的数据位宽均为8bit。由于采用了上述的技术解决方案，本专利技术具有以下优点：1、应用范围广泛；由于本专利技术作为一个硬件IPcore(核)比较独立，且占用的FPGA逻辑资源很少，经测试，LUT(L本文档来自技高网...

【技术保护点】
一种应用于VLBI硬件相关处理机的全硬件网络接口，用于实现所述硬件相关处理机从外部的数据回放设备，即客户端接收数据，该网络接口包括降序排列的顶层模块、以太网协议层、IP协议层和传输层，其特征在于，所述顶层模块包括一第一FIFO、一第二FIFO、一与该第一FIFO、第二FIFO连接的协议封装模块以及依次与该协议封装模块连接的一LLFIFO、一TEMAC模块和一物理层芯片，其中，所述TEMAC模块通过所述物理层芯片与所述客户端进行数据交互；所述LLFIFO与所述TEMAC模块进行数据交互；所述协议封装模块对所述LLFIFO中的数据进行读/写操作，并分别通过所述第一FIFO和第二FIFO与所述硬件相关处理机的相关处理单元进行数据交互。

【技术特征摘要】
1.一种应用于VLBI硬件相关处理机的全硬件网络接口，用于实现所述硬件相关处理机从外部的数据回放设备，即客户端接收数据，该网络接口包括降序排列的顶层模块、以太网协议层、IP协议层和传输层，其特征在于，所述顶层模块包括一第一FIFO、一第二FIFO、一与该第一FIFO和第二FIFO连接的协议封装模块、一LLFIFO、一TEMAC模块和一物理层芯片，所述协议封装模块、LLFIFO、TEMAC模块和物理层芯片依次连接，其中，所述TEMAC模块通过所述物理层芯片与所述客户端进行数据交互；所述LLFIFO与所述TEMAC模块进行数据交互；所述协议封装模块对所述LLFIFO中的数据进行读/写操作，并分别通过所述第一FIFO和第二FIFO与所述硬件相关处理机的相关处理单元进行数据交互。2.根据权利要求1所述的应用于VLBI硬件相关处理机的全硬件网络接口，其特征在于，当所述TEMAC模块从所述物理层芯片接收数据后，判断数据帧的CRC校验和计算是否正确，若正确则把该数据帧传送至所述LLFIFO，否则根据外部配置，选择丢弃所述数据帧或把该数据帧传送至所述LLFIFO。3.根据权利要求1所述的应用于VLBI硬件相关处理机的全硬件网络接口，其特征在于，当所述协议封装模块从所述LLFIFO中读取以太网格式的数据帧后，将该数据帧按序剥去以太网帧头、IP帧头和UDP帧头，提取原始的应用层数据，并把该应用层数据通过所述第二FIFO发送至所述硬件相关处理机的相关处理单元。4.根据权利要求1所述的应用于VLBI硬件相关处理机的全硬件网络接口，其特征在于，所述传输层为应答方式的UDP协议。5.根据权利要求1或2所述的应用于VLBI硬件相关处理机的全硬件网络接口，其特征在于，所述TEMAC模块包括一与所述LLFIFO连接的客户端接口、一与所述物理层芯片连接的GMII/MII模块、一连接在所述客户端接口的发送接口与所述GMII/MII模块的接收接口之间的传输引擎、一连接在所述GMII/MII模块的发送接口与所述客户端...

【专利技术属性】
技术研发人员：于威，张秀忠，徐志骏，吴亚军，郭绍光，
申请(专利权)人：中国科学院上海天文台，
类型：发明
国别省市：