阵列基板及其制作方法、GOA单元制作方法及显示装置制造方法及图纸

本发明专利技术涉及显示技术，公开了一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，S/D金属层用于形成源电极、漏电极和沟道区，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。本发明专利技术还公开了一种阵列基板制作方法、GOA单元制作方法及显示装置。本发明专利技术通过在基板或栅极上形成凹槽状的开口区，从而使其上方形成的栅绝缘及有源层和S/D金属层在开口区对应的区域形成段差区域，以使使用HTM形成沟道区的过程中，S/D金属层上与沟道区对应的区域的光刻胶厚度不会因HTM光透过率较大而变得较薄，从而避免刻蚀形成沟道区时因刻蚀厚度偏大而引起沟道区断开。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是涉及一种阵列基板及其制作方法、GOA单元制作方法及显示装置。
技术介绍
GOACGate Driver on Array,阵列基板行驱动)技术是将作为栅极开关电路的TFT(Thin Film Transistor,薄膜场效应晶体管)集成于阵列基板上,从而省掉栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。基于GOA的栅极开关电路TFT通常与像素区域的TFT同时形成在基板上，并且GOA单元中形成有多样的TFT大小，所谓TFT大小的多样化，具体是指形成的TFT沟道的大小不同，这样通过SDT工艺(即半导体有源层和源/漏电极层通过一次构图工艺形成)中，源/漏·电极(Source/Drain)灰化工艺中所使用的半色调掩膜版(Half Tone Mask, HTM)的透过率会根据TFT大小产生变化，半色调掩膜版光透过率的变化引起灰化工艺中不同的TFT的沟道结构位置上光刻胶的厚度不一致，最终导致后续刻蚀后光刻胶相对薄的TFT中的沟道区断开，使TFT断路。如图I和图2中所示，分别示出了两种底栅型TFT的形成结构示意图，两种TFT的结构和形成过程相同，均为在基板I上由下至上依次形成栅极2、栅绝缘(图中未显示)及有源层3和S/D金属层4，然后使用HTM技术形成沟道区，即在S/D金属层4上形成第一光刻胶5，使用HTM曝光显影后，待形成沟道区的S/D金属层4上方第一光刻胶开口区6保留的光刻胶的厚度不相同，图I的TFT结构中第一光刻胶开口区内光刻胶厚度为hl，图2的TFT结构中第一光刻胶开口区内光刻胶厚度为h2，hl〈h2，hi的厚度较小，并不能完全保护对应沟道区域的源/漏金属层，具体为，第一光刻胶开口区内光刻胶在被曝光显影形成源电极和漏电极时，有源层3对应区域上覆盖光刻胶的厚度会有一定程度的减少，在进一步通过曝光显影刻蚀制作沟道区域时，因光刻胶的厚度较薄，就会对有源层3部分刻蚀，由此会导致图I的TFT中形成沟道区时有源层3被部分刻蚀掉，导致沟道区断开，使TFT开关断路，产生不良。图5示出了一种顶栅型TFT的形成结构示意图，其与图I中所示的结构相类似，同样因S/D金属层4上形成沟道区的区域第一光刻胶开口区6内光刻胶的厚度hi较薄而容易导致沟道区断开，使TFT开关断路，产生不良。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是克服现有技术中存在的缺陷，提供一种能够避免TFT结构中沟道区断开而导致产品不良的技术。(二)技术方案为了解决上述技术问题，本专利技术提供一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，所述S/D金属层用于形成源电极、漏电极和沟道区，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。其中，所述沟道区下方对应的栅极上形成有凹槽状的栅极开口区。其中，所述沟道区下方对应的基板上形成有凹槽状的基板开口区。其中，所述栅极开口区通过构图工艺形成。其中，所述栅极开口区的深度为IOOA 2000 A。其中，所述基板开口区通过激光照射或光刻工艺形成。其中，所述基板开口区的深度为IOOAjOOOAn·本专利技术还提供了一种阵列基板的制作方法，其包括以下步骤SI :在基板上形成栅极金属层，通过构图工艺形成栅极和栅极开口区的图形；S2 :在步骤SI所形成的基板上依次形成栅绝缘层、有源层、源/漏电极和像素电极。其中,所述步骤SI具体包括首先，在基板上形成一层栅极金属层，并在栅极金属层上形成光刻胶，利用双色调掩模板对所述光刻胶进行曝光、显影，使栅极所在区域以外的光刻胶完全去除，对应TFT沟道区域形成栅极开口区的光刻胶部分去除，其它区域的光刻胶完全保留；接下来，刻蚀掉所述光刻胶未覆盖区域的栅极金属层，形成栅极和栅线；通过灰化工艺将待形成栅极开口区所在区域的光刻胶完全去除，栅极其它区域的光刻胶部分保留，对栅极开口区暴露出的栅极金属进行刻蚀从而形成栅极开口区；最后，将栅极上剩余的光刻胶剥离即可。本专利技术另外还提供了一种阵列基板的制作方法，其包括以下步骤SI :在基板上形成基板开口区，所述基板开口区与阵列基板上薄膜晶体管的沟道区的位置相对应；S2 :在步骤SI所形成的基板上形成源/漏电极、像素电极、有源层、栅绝缘层和栅极。本专利技术又提供了一种GOA单元的制作方法，其制作方法与上述任一所述的阵列基板的制作方法中薄膜晶体管的制作方法相同。本专利技术进一步提供了一种显示装置，其包括上述任一所述的阵列基板，或上述任一方法所制作的阵列基板，或者上述方法制作的GOA单元。(三)有益效果上述技术方案所提供的GOA单元及相应的阵列基板和显示装置，通过在基板或栅极上形成凹槽状的开口区，从而使其上方形成的栅绝缘及有源层和S/D金属层在开口区对应的区域形成段差区域，以使使用HTM形成沟道区的过程中，S/D金属层上与沟道区对应的区域的光刻胶厚度不会因HTM光透过率较大而变得较薄，从而避免刻蚀形成沟道区时因刻蚀厚度偏大而引起沟道区断开。附图说明图I是现有技术一种TFT的形成结构示意图2是现有技术另一种TFT的形成结构不意图；图3是本专利技术实施例I的阵列基板的形成结构示意图；图4是本专利技术实施例I的阵列基板的栅极形成过程示意图；图5是现有技术又一种TFT的形成结构示意图；图6是本专利技术实施例2的阵列基板的形成结构示意图。其中，I :基板；2 :栅极；2_1 :栅极金属层；3 :栅绝缘及有源层；4 S/D金属层；5 第一光刻胶；6 :第一光刻胶开口区；7 :栅极开口区；8 :第二光刻胶；9 :基板开口区；hl、h2 第一光刻胶开口区内光刻胶厚度。具体实施例方式·下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例I本实施例提供了一种阵列基板，图3示出了该阵列基板中一个TFT开关的形成结构示意图，包括由下至上依次形成在基板I上的栅极2、栅绝缘及有源层3和S/D金属层4，所述S/D金属层4用于形成源电极、漏电极和沟道区，沟道区所对应的S/D金属层4区域相对于基板I的高度小于S/D金属层4上源电极和漏电极相对于基板I的高度，即在S/D金属层4上形成段差，可以在接下来形成沟道区时，S/D金属层4上用于形成沟道区的区域上方第一光刻胶5经HTM曝光显影之后所形成的第一光刻胶开口区6内光刻胶厚度能够相应增大，以避免进一步刻蚀时将沟道区断开，产生不良。具体地，如图3所示，可在栅极2上对应沟道区的区域形成凹槽状的栅极开口区7，使栅极2具有段差，从而使由下至上依次形成在栅极2上的栅绝缘及有源层3和S/D金属层4均具有段差，满足第一光刻胶开口区6内光刻胶厚度h2能够相应增大的目的。在基板I上形成具有栅极开口区7的栅极2的过程如图4所示，SI :在基板上形成栅极金属层，通过构图工艺形成栅极和栅极开口区的图形。首先在基板I上形成一层栅极金属层2-1，并在栅极金属层2-1上形成第二光刻胶8，使用HTM对第二光刻胶8进行曝光、显影，使栅极2所在区域以外的光刻胶完全去除，栅极上对应TFT沟道区域形成栅极开口区7的光刻胶部分去除，其它区域的光刻胶完全保留；接下来，刻蚀掉第二光刻胶8未覆盖的区域，形成栅极2和栅线；通过灰化工艺将待本文档来自技高网...

【技术保护点】
一种阵列基板，包括基板和形成在基板上的栅极、栅绝缘及有源层和S/D金属层，所述S/D金属层用于形成源电极、漏电极和沟道区，其特征在于，所述沟道区对应的S/D金属层区域相对于基板的高度小于源电极和漏电极相对于基板的高度。

【技术特征摘要】

【专利技术属性】
技术研发人员：崔承镇，刘圣烈，宋泳锡，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：